合見(jiàn)工軟發(fā)布數字設計AI智能平臺UDA

中國數字EDA龍頭企業(yè)上海合見(jiàn)工業(yè)軟件集團有限公司（簡(jiǎn)稱(chēng)“合見(jiàn)工軟”）宣布推出創(chuàng )新的數字設計AI智能平臺——UniVista Design Assistant (UDA)。UDA將傳統的RTL-to-GDSII設計流程擴展至NL-to-GDSII（Natural Language to GDSII），成為國內首款自主研發(fā)、專(zhuān)為RTL Verilog設計打造的AI智能平臺，融合DeepSeek R1等先進(jìn)大模型（LLM）與合見(jiàn)工軟自研的EDA引擎，提供全面的AI輔助功能，包括NL-to-RTL代碼生成、在線(xiàn)QoR（Quality of Result）評估與調優(yōu)及功能驗證調試，構建一站式國產(chǎn)EDA解決方案。

UDA操作界面

芯片設計面臨QoR優(yōu)化難、設計與驗證周期長(cháng)等挑戰，UDA結合大模型與EDA專(zhuān)業(yè)技術(shù)，支持設計師通過(guò)自然語(yǔ)言與平臺互動(dòng)生成RTL代碼，并提供快速的QoR分析與即時(shí)反饋，幫助設計師進(jìn)行RTL級QoR探索，從而實(shí)現最佳QoR結果。UDA使設計師能夠將更多精力集中于硬件算法和架構設計等更具創(chuàng )造性的工作，進(jìn)一步提升設計質(zhì)量和生產(chǎn)力。

合見(jiàn)工軟推出的UDA平臺構建了一個(gè)全棧的國產(chǎn)智能EDA解決方案，主要優(yōu)點(diǎn)包括：

●   全棧國產(chǎn)化方案，實(shí)現自主可控

UDA從底層架構到應用層，基于國產(chǎn)技術(shù)打造，支持在全國產(chǎn)軟硬件平臺上運行。其核心組件包括自研的集成開(kāi)發(fā)環(huán)境、專(zhuān)業(yè)的EDA工具引擎（邏輯綜合、仿真和調試工具）以及對國產(chǎn)大模型的全面支持，確保了技術(shù)的自主可控與安全性。

●   高效代碼生成，提高設計質(zhì)量和效率

UDA結合大模型的推理能力與合見(jiàn)工軟自研的EDA工具，自動(dòng)生成高質(zhì)量的Verilog RTL代碼，提升代碼QoR和正確性 10-20%。用戶(hù)通過(guò)自然語(yǔ)言描述需求，系統即可提供多個(gè)代碼方案，并智能生成不同的組合邏輯深度（與時(shí)序密切相關(guān)）和邏輯門(mén)數（與面積密切相關(guān)）的權衡方案，從而協(xié)助設計師優(yōu)化設計的QoR。在遇到快速邏輯綜合器報錯時(shí)，UDA能夠根據錯誤日志迅速定位問(wèn)題，并調用大模型進(jìn)行智能糾錯。同時(shí)，UDA支持多輪迭代優(yōu)化時(shí)序（組合邏輯深度）和面積（邏輯門(mén)數），幫助設計師在設計早期獲得高質(zhì)量代碼，顯著(zhù)減少后續QoR調優(yōu)工作量，進(jìn)一步提升RTL代碼的性能。

●    一站式驗證平臺，提升用戶(hù)體驗

UDA內置仿真和調試工具，智能生成TestBench，提升測試效率并提供全面的功能驗證服務(wù)。用戶(hù)可在統一的開(kāi)發(fā)環(huán)境中，使用合見(jiàn)工軟自研的UniVista Simulator (UVS) RTL仿真引擎和UniVista      Debugger (UVD) RTL調試引擎完成一站式驗證。

●   安全的部署方式與靈活適配能力，滿(mǎn)足企業(yè)需求

UDA支持企業(yè)私有環(huán)境部署，確保數據安全。平臺能夠與企業(yè)自有模型對接，并根據客戶(hù)需求提供最合適的模型。UDA還支持企業(yè)代碼庫和知識庫的掛接，提供全面的管理功能，如用戶(hù)管理、模型管理和知識庫管理等，并支持功能使用統計和分析。

客戶(hù)評價(jià)：

中興微電子人工智能首席科學(xué)家徐科博士表示：

“大模型技術(shù)正在深刻改變芯片設計流程，為企業(yè)帶來(lái)全新的質(zhì)量和效率提升方式。合見(jiàn)工軟推出的UniVista Design Assistant（UDA）智能數字設計平臺，充分結合了AI大模型和合見(jiàn)EDA工具鏈的優(yōu)勢，可通過(guò)自然語(yǔ)言生成Verilog RTL代碼，并自動(dòng)進(jìn)行語(yǔ)法檢查和快速QoR預估，UDA也支持快速定位編譯錯誤并進(jìn)行智能糾錯。這些功能對我們來(lái)說(shuō)都非常實(shí)用，可以幫助設計人員更快更好地達成設計目標。此外，UDA的一站式驗證功能也給我們帶來(lái)了很大的便利。除了支持TestBench的自動(dòng)生成外，內置的仿真和調試工具提供了全面的功能驗證服務(wù)，無(wú)需在工具間來(lái)回切換，讓我們有更便捷的使用體驗?！?/p>

太初（無(wú)錫）電子科技有限公司CEO楊晉喆表示：

“合見(jiàn)工軟的UDA支持自然語(yǔ)言和大模型交互，有效提升開(kāi)發(fā)團隊的工作效率，其支持快速生成多套Verilog RTL代碼，并自動(dòng)進(jìn)行語(yǔ)法檢查和QoR預估，減少了很多代碼優(yōu)化的工作。內置一站式平臺可直接調用UVS和UVD，并支持TestBench自動(dòng)生成，我們將其部署在企業(yè)內網(wǎng)并掛接私有代碼庫，在保障數據安全的同時(shí)，還能繼承特有的設計規范，實(shí)現智能化與定制化的平衡?！?/p>

合見(jiàn)工軟首席技術(shù)官賀培鑫博士表示：“伴隨著(zhù)AI技術(shù)的迅猛發(fā)展，各行各業(yè)都在經(jīng)歷深刻變革。在芯片復雜度呈指數級增長(cháng)、設計周期持續壓縮的背景下，我們致力于將大模型技術(shù)應用于加速芯片設計。為此，合見(jiàn)工軟探索出了一條可行的解決方案：我們的UDA智能設計平臺深度結合了DeepSeek R1大模型與合見(jiàn)工軟自研的EDA工具，不僅大幅提高了RTL代碼生成準確率，更開(kāi)創(chuàng )性地將QoR探索窗口提前至架構設計階段，為設計團隊提供關(guān)鍵的優(yōu)化洞見(jiàn)。與此同時(shí)，通過(guò)自動(dòng)生成TestBench并一站式調用合見(jiàn)仿真工具UVS和調試工具UVD，大幅縮短了模塊級功能驗證的周期。這些功能將很大程度解放設計人員的精力，讓他們能夠專(zhuān)注于提升QoR，從而顯著(zhù)加快整體設計進(jìn)程并提高最終產(chǎn)品質(zhì)量?！?/p>

合見(jiàn)工軟此次推出的數字設計AI智能平臺——UniVista Design Assistant (UDA)，不僅是國產(chǎn)EDA工具在A(yíng)I賦能領(lǐng)域的領(lǐng)先創(chuàng )新，也拓展了合見(jiàn)工軟在數字設計領(lǐng)域的產(chǎn)品覆蓋，提供更全面的設計與驗證服務(wù)?；诤弦?jiàn)工軟在數字EDA領(lǐng)域的深厚技術(shù)積累及強大工具引擎，結合業(yè)界領(lǐng)先的DeepSeek等大模型與特有的強化學(xué)習技術(shù)，UDA內嵌自研數字仿真器UVS與數字調試器UVD，為中國芯片設計企業(yè)提供AI加持的數字設計技術(shù)及一站式全棧平臺。目前，UDA平臺已成功部署于數據通信等領(lǐng)域的國內領(lǐng)先IC企業(yè)，全面展示了合見(jiàn)工軟在數字芯片EDA工具高端市場(chǎng)的技術(shù)實(shí)力及客戶(hù)支持能力。