CNT晶體管設計新進(jìn)展：碳納米管電路在芯片中占有一席之地

本周在舊金山舉行的國際電子器件會(huì )議上，來(lái)自學(xué)術(shù)界和工業(yè)界的研究團隊展示了有關(guān)高性能碳納米管晶體管 （CNT） 和電路的數據。雖然這些器件可能需要十年或更長(cháng)時(shí)間才能集成到產(chǎn)品中，但與會(huì )的工程師們認為，該領(lǐng)域已經(jīng)取得了巨大進(jìn)步，碳納米管將通過(guò)實(shí)現低功耗、高性能的計算來(lái)提升硅芯片，從而在未來(lái)的系統中發(fā)揮關(guān)鍵作用。

CNT 的直徑約為一納米，電子穿過(guò)它們。早在 2016 年，研究人員就制造了第一個(gè)性能優(yōu)于基于硅的 CNT 晶體管。然而，事實(shí)證明，使用 CNT 構建復雜的電路和系統更具挑戰性。斯坦福大學(xué)電氣工程師 H.-S. Philip Wong 表示，他的團隊和其他人在 IEDM 上展示的結果表明，CNT 器件在過(guò)去幾年中取得了巨大進(jìn)步?！霸S多基本問(wèn)題已經(jīng)解決，”他說(shuō)。

在 IEDM 大會(huì )上，工程師們描述了碳納米管電路的愿景，該電路不會(huì )取代而是增強當今的計算系統。一些人希望 CNT 將在通過(guò)混合處理和內存來(lái)節省能源的新架構中發(fā)揮關(guān)鍵作用。例如，用于訓練大型 AI 模型的大部分能源并未用于計算;它花費在處理器和內存之間移動(dòng)數據。在內存本身內進(jìn)行計算可以減少這種能量消耗。

使碳納米管適用于半導體的方法

設計此類(lèi)系統的方法有很多種，可以使用模擬存儲單元（節省能源但犧牲精度）或數字存儲單元（消耗更多能量但提供更好的性能）。在 IEDM 大會(huì )上，北京清瓜大學(xué)博士生張藝北 （Yibei Zhang） 描述了一種混合模擬和數字的堆疊計算系統，該系統在一些 CNT 控制電路的幫助下。底層是硅 CMOS，頂部有一層模擬 RRAM，最后是兩層由碳納米管電路供電的數字 RRAM。

這種堆疊設計稱(chēng)為 “back-end-of-line” 方法。CNT 層可以使用不會(huì )損壞底層芯片的低溫技術(shù)構建在完成的硅 CMOS 之上。Zhang 的團隊使用該系統實(shí)現了一個(gè)神經(jīng)網(wǎng)絡(luò )，他們預計該系統可以使用大約 1/17 的能量，工作速度約為傳統芯片的 119 倍。

在會(huì )議的主題演講中，臺積電執行副總裁兼聯(lián)合首席運營(yíng)官 Yuh-Jier Mii 表示，CNT“對于未來(lái)的擴展或在后端開(kāi)發(fā)高性能邏輯可能很有趣。

不過(guò)，為了實(shí)現高性能，CNT 晶體管需要進(jìn)一步開(kāi)發(fā)，斯坦福大學(xué)博士后 Shengman Li 說(shuō)。她是與 TSMC 合作實(shí)現這一目標的團隊的一員。像 Tsingua 組這樣的電路是由納米材料的糾纏網(wǎng)絡(luò )組成的。工程師可以從這些不完美的晶體管中獲得很多好處 — 2013 年，Li 的顧問(wèn) Wong 和 Subhasish Mitra 基于這些設備制造了一整臺計算機。但是，當工程師能夠完善對齊的單納米管晶體管的設計和制造時(shí)，他們期望獲得更大的性能提升。

CNT 的最后潤色

在 IEDM 上發(fā)表的兩篇論文側重于這種微調。北京大學(xué)的 Yi-Fan Liu 描述了他的團隊創(chuàng )造出具有創(chuàng )紀錄電子特性的高性能 CNT 器件。由于對器件的柵極接口進(jìn)行了精心設計，他的團隊創(chuàng )造了具有高電流和破紀錄跨導的 CNT 晶體管陣列，該數字將施加到晶體管的電壓與其輸出電流相關(guān)聯(lián)。Transconductance 告訴工程師晶體管的能源效率和速度。

“這首次超過(guò)了硅 CMOS 的最大跨導，”Liu 說(shuō)。他們的工藝需要用含鉿化合物對涂有對齊 CNT 的晶圓進(jìn)行預處理，然后使用原子層沉積直接在納米管上生長(cháng)柵極電介質(zhì)。

斯坦福大學(xué)和臺積電集團也專(zhuān)注于他們的化學(xué)配方。斯坦福大學(xué)的 Li 介紹了他們摻雜 N 型 CNT 晶體管的方法。只需將其他原子混合到溝道材料中即可摻雜硅，但將原子添加到 CNT 等二維和一維材料中會(huì )破壞其結構。

解決此問(wèn)題的一種方法是將摻雜劑放在通道的頂部，而不是通道內部。但是，如果摻雜劑的對準不對，晶體管的性能就會(huì )受到影響。在去年的 IEDM 大會(huì )上，該團隊介紹了他們制造 P 型 CNT 晶體管的方法。本周，他們展示了他們在 N 型方面的工作。

他們的方法確保摻雜劑直接放置在納米管上。由于這種摻雜，該團隊在 CNT NMOS 中取得了破紀錄的性能?，F在他們擁有了這兩種類(lèi)型的高性能晶體管，斯坦福大學(xué)團隊表示，他們已經(jīng)證明 CNT CMOS 可以與硅 CMOS 相媲美。

但前方還有更多艱巨的工作要做。Li 說(shuō)，一些化學(xué)家或材料科學(xué)家要做的最后一件大事是完善一種將 CNT 精確放置在晶圓上的方法。今天，工程師知道如何制作完美筆直的平行納米材料陣列，所有這些陣列都像盒子里的一排鉛筆一樣排列在硅晶片上。但是納米管之間的間距是不均勻的。當工程師能夠控制這個(gè)間距或間距時(shí)，他們最終可能能夠充分發(fā)揮材料的潛力。

這些特寫(xiě)顯示了集成到硅芯片中的碳納米管的示例。