背面供電技術(shù)是如何降低芯片功耗的？

隨著(zhù)晶圓廠(chǎng)應對晶體管小型化的挑戰，研究人員正在探索新材料和技術(shù)，以提高下一代芯片性能，這是先進(jìn)半導體技術(shù)不斷發(fā)展領(lǐng)域的一個(gè)關(guān)鍵焦點(diǎn)?，F在，英特爾正準備通過(guò)其背面電源連接提供創(chuàng )新技術(shù)，這有助于減少功率損耗并提高器件性能。傳統的電力輸送在半導體中面臨哪些挑戰，新的背面電力輸送方法如何工作，以及未來(lái)設備中還將部署哪些其它方法？

傳統的電力輸送在半導體中面臨哪些挑戰？

自 60 多年前推出第一批器件以來(lái)，集成電路經(jīng)歷了許多變化。隨著(zhù)新一代芯片的出現，晶體管都變得更小、更快，這也會(huì )消耗更少的功率。

然而，這種晶體管縮放導致更多的組件被集成到同一個(gè)空間中，導致整體功耗增加，這是高性能計算中的一個(gè)關(guān)鍵問(wèn)題。這就是為什么 CPU 和 GPU 等高密度器件在每個(gè)新系列中逐漸消耗更多功率的原因?，F代臺式機 CPU 消耗超過(guò) 100W 的情況并不少見(jiàn)。

應對功耗挑戰

深入研究功耗難題，這不僅僅是將更多晶體管集成到芯片中。半導體行業(yè)正在向創(chuàng )新材料轉變。英特爾進(jìn)軍新型半導體化合物旨在解決導電路徑中的固有電阻，這不僅僅是一個(gè)技術(shù)上的調整，也是朝著(zhù)重新定義芯片效率和性能邁出的一大步。

雖然在較大的芯片中，高功耗是可控的，允許有效的熱量分布和使用大型散熱器，但在緊湊的芯片設計中，例如移動(dòng)設備和物聯(lián)網(wǎng)應用中使用的芯片，功耗成為一個(gè)重大挑戰，隨著(zhù)芯片尺寸的減小，此類(lèi)芯片的熱密度如此之大，以至于冷卻可能具有挑戰性，在某些情況下，需要液體冷卻機制。這對于緊湊型設計（如服務(wù)器機架）來(lái)說(shuō)也是個(gè)問(wèn)題，因為大型散熱器的空間很緊張。

因此，芯片制造商必須嘗試識別功耗的來(lái)源，并試圖徹底消除它們或盡可能降低它們。例如，導電路徑的固有電阻會(huì )導致少量的能量損失，從而直接產(chǎn)生熱量，因此芯片制造商可以嘗試減少所用導體的總長(cháng)度，以及選擇電阻較低的材料。

另一種選擇是以芯片運行速度為目標，因為動(dòng)態(tài)功耗會(huì )隨著(zhù)頻率的增加而迅速增加。當然，降低設備速度會(huì )直接影響性能，因此，芯片制造商通常會(huì )采用低功耗模式，在空閑時(shí)關(guān)閉性能內核或降低內核速度。

但一個(gè)特別難以解決的問(wèn)題是電力輸送。典型的平面器件從有源層開(kāi)始，包括晶體管結構和摻雜區域。

第一層之后的下一層包括這些晶體管的柵極以及晶體管之間的關(guān)鍵互連，而在此之后的下一層是形成額外互連的第一層金屬層。每增加一層，互連的寬度和厚度都會(huì )增加，以降低功耗并提高性能。

然而，雖然這種設計方法在過(guò)去效果很好，但有一個(gè)問(wèn)題會(huì )導致大量的功率損耗：功率走線(xiàn)長(cháng)度，簡(jiǎn)而言之，由于電源連接需要從頂層開(kāi)始，因此，連接到電源軌的每個(gè)晶體管都需要在每層之間具有多個(gè)過(guò)孔，因為電源連接器從頂部開(kāi)始，一直向下進(jìn)入第一層。

隨著(zhù)層的變化，連接器寬度的減小會(huì )增加電阻損耗，并且使用過(guò)孔會(huì )看到層之間形成邊界，這本身就會(huì )引起額外的損耗。這也意味著(zhù)電源線(xiàn)的散熱也會(huì )擴散到芯片的其余部分，包括用于處理信號的互連。

縱觀(guān)現代芯片的分層復雜性，很明顯，傳統的供電方法正在變得有點(diǎn)像走鋼絲。挑戰不僅在于管理功率，還在于掌握熱管理的藝術(shù)。這是一個(gè)微妙的平衡。

背面供電

認識到典型平面技術(shù)面臨的挑戰，英特爾展示了其在開(kāi)發(fā)一種新的功率傳輸機制方面的成就，他們認為這將有助于減少功率損耗，并且對未來(lái)的 1nm 制程節點(diǎn)至關(guān)重要。這個(gè)新概念被稱(chēng)為「背面電源和直接背面接觸」，它與傳統設計不同，因為所有電源連接都是從晶圓的底部進(jìn)行的，而不是在頂部。

這種背面設計的使用意味著(zhù)電源連接器不需要繞著(zhù)信號線(xiàn)編織，而是直接連接到晶體管的底部。這不僅大大縮短了電源線(xiàn)的長(cháng)度，還減少了將電源引入晶體管所需的通孔數量。這種設計還允許電源連接器保持寬而厚，從而減少電阻損耗。

新概念還與直接背面接觸配對，該接觸將觸點(diǎn)暴露在芯片底部，而不是將所有觸點(diǎn)帶到芯片的頂部。這不僅有助于增加觸點(diǎn)密度（因為頂部不再需要電源連接器），而且還有助于分離電源線(xiàn)和信號線(xiàn)，從而提高信號完整性。

還有哪些其它方法？

隨著(zhù)特征尺寸接近亞納米世界，工程師將需要部署各種獨特的解決方案來(lái)解決面臨的挑戰。雖然硅已被證明是一種非常適合現代應用的半導體，但它有可能在不久的將來(lái)被其它競爭者所取代。

石墨烯就是這樣一種候選者，因為它不僅可以使其具有超導特性，而且可以很容易地產(chǎn)生各種獨特的能力，包括形成能夠捕獲量子計算所需的粒子的復雜 3D 結構。然而，由于石墨烯很難大規模生產(chǎn)，因此在不久的將來(lái)，它遠非硅的可行替代品。

展望未來(lái)，芯片設計將采用小芯片架構，其中，集成電路封裝由多個(gè)更小的芯片組成，這一趨勢在先進(jìn)電子制造中越來(lái)越受歡迎，這不僅為工程師提供了足夠的設計靈活性，還有助于降低功耗。

定制硅器件，如蘋(píng)果公司展示的器件，也可能變得越來(lái)越重要。由于定制硅器件僅集成設計絕對需要的電路，與現成的解決方案相比，它們始終提供最佳的每瓦性能。