7段LED顯示解碼器

簡(jiǎn)介

大多數情況下，七段式顯示器用于顯示數字手表、計算器、時(shí)鐘、測量?jì)x器和數字計數器等的數字。一般來(lái)說(shuō)，LCD和LED段提供數字和字符的顯示輸出。

然而，為了顯示字符和數字（以產(chǎn)生十進(jìn)制讀數），最常用的是七段顯示器。大多數情況下，這些顯示器是由數字IC的輸出級驅動(dòng)的（必須對輸出級進(jìn)行視覺(jué)指示），如鎖存器和十年計數器等。

但這些輸出是以4位二進(jìn)制編碼十進(jìn)制（BCD）的形式，不適合直接驅動(dòng)七段顯示器。

顯示解碼器用于將BCD或二進(jìn)制代碼轉換成7段代碼。它一般有4條輸入線(xiàn)和7條輸出線(xiàn)。在這里，我們使用邏輯門(mén)設計一個(gè)簡(jiǎn)單的顯示解碼器電路。

盡管有商業(yè)化的BCD到7段解碼器，但從經(jīng)濟和知識的角度來(lái)看，使用邏輯門(mén)設計一個(gè)顯示解碼器可能被證明是有益的。

顯示器解碼器電路的原理

其基本思路是利用組合邏輯電路驅動(dòng)一個(gè)共陰極7段LED顯示屏。 該邏輯電路設計有4個(gè)輸入和7個(gè)輸出，每一個(gè)都代表顯示IC的一個(gè)輸入。使用卡諾夫圖，設計了顯示器每個(gè)輸入的邏輯電路。

電路背后的理論：

這個(gè)電路的首要方面是解碼器。解碼器是一個(gè)組合電路，用于將二進(jìn)制或BCD（二進(jìn)制編碼的十進(jìn)制）數字轉換成相應的十進(jìn)制數字。它可以是一個(gè)簡(jiǎn)單的二進(jìn)制到十進(jìn)制的解碼器或BCD到7段的解碼器。

另一個(gè)相關(guān)部分是組合邏輯電路。一個(gè)組合邏輯電路是一個(gè)只由輸出和輸入組成的邏輯門(mén)系統。組合邏輯電路的輸出只取決于輸入的當前狀態(tài)，而不取決于其他。這類(lèi)電路的最佳例子是編碼器和解碼器，多路復用器和去多路復用器，加法器，減法器等。

為了理解這些邏輯電路的設計和操作，人們需要對布爾代數和邏輯門(mén)有充分的了解。例如，需要遵循的幾個(gè)基本布爾代數規則是互補定律、關(guān)聯(lián)定律、德-摩根定律等。

一個(gè)7段式LED顯示屏由8個(gè)LED排列組成，所有的陽(yáng)極是共用的，或者陰極是共用的。 一個(gè)共陰極的7段顯示屏由8個(gè)引腳組成--7個(gè)輸入引腳，從'a'到'g'，第8個(gè)引腳為公共接地引腳。

7段顯示器解碼器電路設計

第1步：設計的第一步涉及到對共陰極7段顯示器的分析。 7段顯示器由 "H "形式的LED排列組成。 用每個(gè)小數點(diǎn)的輸入組合構建一個(gè)真值表。例如，小數點(diǎn)后的數字1將命令b和c的組合（參考下面的圖表）。

7段式LED

第二步：第二步是構建真值表，列出7個(gè)顯示輸入信號、十進(jìn)制數字和相應的4位二進(jìn)制數字。

解碼器設計的真值表取決于7段顯示器的類(lèi)型。正如我們上面提到的，對于普通陰極七段顯示器，解碼器或段碼驅動(dòng)器的輸出必須是高電平，以使段碼發(fā)光。

下圖顯示了帶共陰極顯示的BCD轉七段解碼器的真值表。在真值表中，有7個(gè)不同的輸出列，分別對應7個(gè)段。

假設a段的列顯示了它要被點(diǎn)亮的不同組合。所以'a'對數字0、2、3、5、6、7、8和9是有效的。

BCD到共陽(yáng)極7段真值表

從上面的真值表來(lái)看，每個(gè)輸出函數的布爾表達式可以寫(xiě)為

a = F1 (A, B, C, D) = ∑m (0, 2, 3, 5, 7, 8, 9)

b = F2 (A, B, C, D) = ∑m (0, 1, 2, 3, 4, 7, 8, 9)

c = F3 (A, B, C, D) = ∑m (0, 1, 3, 4, 5, 6, 7, 8, 9)

d = F4（A，B，C，D）= ∑m（0，2，3，5，6，8）

e = F5 (A, B, C, D) = ∑m (0, 2, 6, 8)

f = F6 (A, B, C, D) = ∑m (0, 4, 5, 6, 8, 9)

g = F7 (A, B, C, D) = ∑m (2, 3, 4, 5, 6, 8, 9)

第三步：第三步是為每個(gè)輸出項構建卡諾夫圖，然后將其簡(jiǎn)化，得到每個(gè)輸出項的輸入邏輯組合。

K-Map的簡(jiǎn)化

下圖顯示了共陰極七段解碼器的K圖簡(jiǎn)化過(guò)程，以便設計組合電路。

從上面的簡(jiǎn)化中，我們得到的輸出值為

第4步：最后一步是為每個(gè)輸出信號畫(huà)一個(gè)組合邏輯電路。任務(wù)完成后，可以用4個(gè)輸入（A,B,C,D）和7段顯示（A,B,C,D,E,F,G）作為輸出，畫(huà)出一個(gè)組合邏輯電路。

顯示解碼器的電路操作

電路的操作可以通過(guò)真值表本身來(lái)理解。當所有的輸入都連接到低邏輯時(shí)，組合邏輯電路的輸出將驅動(dòng)所有的輸出LEDs，除了'g'。 因此，數字0將被顯示出來(lái)。類(lèi)似的操作將發(fā)生在所有其他輸入開(kāi)關(guān)的組合上。

實(shí)際上，BCD轉7段解碼器是以集成電路的形式出現的，如74LS47。 除了常規的4個(gè)輸入引腳和7個(gè)輸出引腳外，它還包括一個(gè)用于分段測試的點(diǎn)亮測試引腳、用于在多個(gè)顯示系統中清零的紋波消隱輸入引腳、用于級聯(lián)的紋波消隱輸出引腳和一個(gè)消隱輸入引腳。

顯示解碼器電路的應用

這個(gè)電路可以使用定時(shí)器和計數器進(jìn)行修改，以顯示時(shí)鐘脈沖的數量。

這個(gè)電路可以被修改為開(kāi)發(fā)一個(gè)字母顯示系統，而不是一個(gè)十進(jìn)制數字顯示系統。

它可以作為一個(gè)定時(shí)器電路使用。

顯示解碼器電路的局限性

這個(gè)電路涉及很多邏輯門(mén)，而且相當復雜。

每個(gè)邏輯門(mén)的定時(shí)延遲是一個(gè)值得關(guān)注的問(wèn)題，而且這個(gè)電路在用于顯示脈沖數時(shí)可能不會(huì )產(chǎn)生準確的結果。

這是一個(gè)理論上的電路，可能需要進(jìn)行一些修改。