一種高性能隔離運算放大器的設計與分析

　　Design and analysis of a high-performance lsolated amplifier

　　容浚源，李頌，張遼，周澤坤，羅萍，張波

　?。娮涌萍即髮W(xué) 電子科學(xué)與工程學(xué)院，四川 成都 610000）

　　摘要：這款隔離運算放大器分為調制部分和解調部分，調制部分把輸入的模擬信號PWM調制為20MHz的方波信號，通過(guò)ADI公司的icouple?磁耦合模塊傳輸到解調部分，解調部分將方波信號解調為模擬的電壓信號。此款運放通過(guò)采用高速比較電路、離散采樣網(wǎng)絡(luò )和高精度基準源等優(yōu)化方案，最終可以實(shí)現在0V~2.5V精確的1:1傳輸，頻率響應為3 MHz，輸出紋波小于3 mV。

　　關(guān)鍵詞：磁隔離；PWM調制解調；高速調制；噪聲消除

　　*比賽榮譽(yù)：全國大學(xué)生集成電路創(chuàng )新創(chuàng )業(yè)大賽（ADI杯）全國特等獎

　　0 引言

　　本團隊設計系統：在輸入電壓是0V~2.5V的模擬信號中，實(shí)現襯底隔離的情況下能夠傳輸增益為1的信號操作，且相位帶寬大，線(xiàn)性度好，噪聲小，具有較小的溫度系數，同時(shí)為了使芯片具有更好的帶寬特性，設計系統時(shí)將工作頻率提高到20 MHz。

　　本系統主要由以下三部分組成，分別是：

　　House keeping模塊和基準模塊，產(chǎn)生基準電壓，供給電流偏置模塊IBIAS分別產(chǎn)生尾電流偏置，作為其他電路的偏置電流，基準后面接LDO型的分壓電路產(chǎn)生帶驅動(dòng)能力和抗干擾能力的基準電壓，用于實(shí)現調制解調，還有產(chǎn)生等腰三角紋波RAMP用于比較器。需要注意的是，在隔離運放的兩側分別都需要一個(gè)housekeeping電路。

　　輸入PWM調制環(huán)路，如圖1所示，其功能是將輸入電壓V _IN 轉化為20 MHz的信息以占空比的形式輸出至第三功能模塊；

　　輸出解調環(huán)路，如圖 0-2所示，用于將頻率為20MHz的占空比信息轉化還原為模擬的輸出電壓

　　1 調制環(huán)路的直流工作點(diǎn)分析

　　如圖3(a)所示，穩定時(shí)刻在忽略周期內的紋波時(shí)，運放負端電壓V _IN 應鉗位到正端電壓βV _REF 。接下來(lái)分析V _IN 節點(diǎn)上的電流變化，在一個(gè)周期內D有效的時(shí)間段，開(kāi)關(guān)SW _P 斷開(kāi)，電流源抽走α(V _REF /R _REF )；在一個(gè)周期內1-D的時(shí)間段，開(kāi)關(guān)SW _P 閉合，兩個(gè)電流源疊加作用對V _IN 節點(diǎn)充電流αV _REF /R _REF 。那么在一個(gè)周期內電流源對V _IN 節點(diǎn)提供的電流為：

　　對上式化簡(jiǎn)可得：

　　為了方便計算，取V _REF =1 V，并計算α和β的值。

根據應用條件分別代入V _IN =0 V和V _IN =2.5 V，再考慮非理想因素將會(huì )影響占空比的產(chǎn)生和輸出電壓的復現，避開(kāi)0%和100%占空比的出現，留有10%的余量即D _IN =10%和D _MAX =90%，化簡(jiǎn)可得：α=1.56，β=1.25。為了方便基準電壓的產(chǎn)生，取α=1.6，β=1.3，最終輸入V _IN =0 V時(shí)，占空比D _IN =9.37%；輸入V _IN =2.5 V時(shí)，占空比D _MAX =93.6%。

　　2 調制環(huán)路的交流穩定性分析

　　分析調制環(huán)路的交流穩定性可以從兩方面入手，一種是從瞬態(tài)響應的角度分析，另一種是從環(huán)路增益的角度分析。

　　從瞬態(tài)響應的角度分析，需要V INT 的變化速度足夠慢，確保每周期V INT 和紋波RAMP比較到。環(huán)路結構如圖3(a)所示，在D和1-D的時(shí)間段內對V INT 節點(diǎn)充放電電流大小都為αI REF ，則V INT 變化斜率為αI REF /C IN ；假設RAMP為理想鋸齒波，其峰峰值電壓差為V P ，則RAMP斜率為V P /T SW =V P f SW ，則二者的斜率必須滿(mǎn)足如下關(guān)系，如圖3(b)所示：

　　從環(huán)路增益角度分析，如圖 0-3(c)所示分析環(huán)路增益有，

　　則環(huán)路增益下降為1時(shí)對應的角頻率為

　　將式代入式有

　　另一方面，取運放AMP輸出到V _N 節點(diǎn)電流的增益如下：

　　根據圖 0-3(c)的等效關(guān)系且有：

　　環(huán)路穩定即設法降低ω _UG ，即增大R _eq1 或者增大C _IN 。但是C _IN 不應成為主要增大的途徑，因為C _IN 同時(shí)也是運放AMP的密勒電容，強行增大C _IN 將使其成為運放自身小環(huán)路的不可忽視極點(diǎn)，反而影響調制環(huán)路的相位裕度甚至環(huán)路的穩定性；

　　由R _eq1 的公式可知：通過(guò)增大R _REF 和V _P 可以增大R _eq1 ，但是R _REF 不宜過(guò)大，原因是不容易匹配且容易引入各種寄生效應；V _P 受限于比較器的共模輸入范圍，且V _P 過(guò)大也難于產(chǎn)生高頻紋波電路。

　　因此本系統將工作頻率為20 MHz，為了提高比較器的響應速度，采用在1.8 V電源電壓構成的比較器，紋波值為0.6 V~1.2 V，同時(shí)采用了占空比50%的三角波代替傳統應用中的鋸齒波，一方面更容易產(chǎn)生高頻紋波，另一方面紋波的斜率變?yōu)樵瓉?lái)的2倍等效增加R eq1 。為此電路需要從5 V電源軌轉換為1.8 V電源軌，電路設計采用1/3分壓結構，而電路如圖4所示。由于RAMP的 電 壓 上 下 限 為 0 . 6V~1.2 V，Vint的動(dòng)態(tài)范圍為1.8 V~3.6 V，不會(huì )造成后續的低耐壓比較器電路過(guò)壓。

　　在每個(gè)工作周期內，當比較器獲得比較結果后，通過(guò)快速的電平位移電路L_VS將電源軌迅速恢復到5 V進(jìn)行傳輸或者反饋，最終V _IN 轉化為頻率20 MHz的信息，并以占空比的形式傳輸。

　　3 解調環(huán)路的直流工作點(diǎn)分析

　　通過(guò)將運放的負輸入端鉗位到βV _REF ，可以得到穩定態(tài)關(guān)系，有

　　因此輸入等于輸出，電壓實(shí)現傳輸。

　　解調環(huán)路的交流穩定性分析與分析調制環(huán)路的方式一樣，根據圖2，可以先從各部分的增益入手即算整個(gè)環(huán)路的環(huán)路增益。

　　本系統采用離散采樣電壓進(jìn)行反饋，主要作用是利用開(kāi)關(guān)的作用用采樣的方式抑制運放輸出在周期內的紋波反應到真正的輸出，對于采樣模塊的離散傳輸函數為1

　　在頻率低于1/π倍的f SW 時(shí)（奈奎斯特定理，但這是必須要實(shí)現的），在s域的等效增益也為1，因此對環(huán)路沒(méi)有影響。值得說(shuō)明的是，兩級采樣的增益也為1，但是在s域是相當于引入相位滯后，會(huì )令環(huán)路的相位裕度變小甚至不穩定。采樣結果到輸出電壓經(jīng)過(guò)一個(gè)buffer增加帶載能力，防止輸出節點(diǎn)被電流鏡的切換影響。

　　在本設計下，解調環(huán)路的環(huán)路增益LOOPGAIN為

　　為了調值環(huán)路和解調環(huán)路匹配，選取C _OUT =C _IN ，R _OUT =R _IN =R _ref ，因此有f _UG 為

　　因此采樣系統對環(huán)路穩定性和連續性建模沒(méi)有影響且環(huán)路穩定。

　　減小失配的策略分析與實(shí)施方案考慮輸出電壓誤差，輸出電壓與輸入電壓關(guān)系為

　　由式可得，引起誤差的只有兩項，即V OS_INT 和PWD，其中，V _{OS_INT} 來(lái)源于調制環(huán)路和解調環(huán)路各自引入的誤差；PWD來(lái)源于傳輸過(guò)程中占空比改變，因而導致調制端的反饋占空比和解調端接收的占空比信息不一樣。

　　此文減小V_{OS_INT}的主要方法除了提高環(huán)路增益還有減少開(kāi)關(guān)動(dòng)作的干擾。如圖5所示，當開(kāi)關(guān)斷開(kāi)以后，圖中節點(diǎn)Irefp將會(huì )被充電到5 V，在下周期開(kāi)關(guān)重新閉合時(shí)，將會(huì )注入一股額外的電流對運放輸入端進(jìn)行充電，而這股電荷因為開(kāi)關(guān)斷開(kāi)而不會(huì )被抽走，相當于引入很大的失配。為了消除這種影響，在開(kāi)關(guān)斷開(kāi)的時(shí)候另一路的開(kāi)關(guān)閉合，源隨器將節點(diǎn)Irefp節點(diǎn)鉗位至βV _REF ，當開(kāi)關(guān)重新再打開(kāi)時(shí)，額外注入的電流將會(huì )減少。

　　在減少PWD方面，本設計通過(guò)構造相同傳輸電路結構的方式，盡量保證從level-shifter分別到調制端和解調端電流鏡的占空比信號的延時(shí)一樣，盡可能保證兩側的占空比信息相等以減小PWD進(jìn)而減小系統失配。

　　另外，開(kāi)關(guān)頻率上的紋波也是值得消除的，因此輸出電路采用濾波電路減少開(kāi)關(guān)頻率上的紋波大小，獲得更穩定的輸出。

　　4 系統參數仿真與結果

　　V _IN 輸入一個(gè)直流電壓電平，仿真到穩定狀態(tài)后的3us時(shí)間內用軟件計算這3 us的輸出平均值（系統從啟動(dòng)到穩定只需要7 us），輸入從0 V~2.9 V掃描90個(gè)點(diǎn)，cadence軟件自動(dòng)生成曲線(xiàn)如圖7所示。

　　從圖中可以看到輸入低壓（約0 mV~250 mV）的幾個(gè)點(diǎn)輸出有失配，主要原因在于解調端運放擺幅限制決定的，運放下擺幅為Vov約為250 mV，和仿真結果對應；可以得到增益誤差為-0.22%，小于要求的0.25%；平均輸入輸出失配電壓是3.8163 mV，小于5 mV。

　　去 掉 圖 中 過(guò) 度 偏 離 曲 線(xiàn) 的 M 2 點(diǎn) ， 取 最 小 值V _O,MIN =1.25216 V，最大值V _O,MAX =1.25235 V，平均值AVG=1.25225。平均溫度變化速度為1.5 μV/℃，溫度系數為1.278 ppm/℃。

　　圖9是利用PAC仿真后得到的三個(gè)conner的波特圖，從上圖可得若以-3 dB處作為極點(diǎn)，則極點(diǎn)位置大概在3.3 MHz，若以90度相位滯后作為極點(diǎn)位置，則極點(diǎn)出現在1.8 MHz左右。

　　圖10 是輸入電壓從0.5 V到2.0 V階躍跳變，輸出電壓進(jìn)行相應的波形，跳變在0.01 ns內完成，從圖中可得輸入到輸出發(fā)生10%變化的響應延時(shí)是85.2 ns，輸出10%到90%的上升延時(shí)是82.15 ns。

　　5 結論

　　如表1為所有結果統計表。

　　參考文獻

　　[1] Razavi, Behard. Design of analog CMOS integrated circuits= 模擬CMOS集成電路設計[M]. 清華大學(xué)出版社, 2005.

　　[2] Zhou Z K, Shi Y, Huang Z, et al. A 1.6V, 5-ppm/C, C Curvature-Compensated BandgapReference [J]. Circuit & Systems I Regular Papers IEEE Transactions, 2012, 59(4): 677-684.

　　[3] Zhou Z K, Zhu P S, Shi Y, et al. A CMOS Voltage Reference Based onMutual Compensation of Vtn and Vtp [J]. IEEE Transactions on Circuits &Systems II Express Briefs, 2012, 59(6): 341-345.

　　[4] Bult K, Geelen G J G M. A fast settling CMOS op amp for SC circuitswith 90-dB DC gain [J]. IEEE Journal of Solid-State Circuit, 2002:108-109.

　　[5] Razavi B. Rotary TravelingWave Oscillator Arrays: A New ClockTechnolgy [C]// Wiley-IEEE Press, 2009:318-329.

　　本文來(lái)源于科技期刊《電子產(chǎn)品世界》2019年第5期第56頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處