滿(mǎn)足5G通信研發(fā)需求 大規模MIMO測試臺應運而生

大規模多重輸入多重輸出(Massive MIMO)是一個(gè)非常有趣的5G無(wú)線(xiàn)研究領(lǐng)域。因為其可針對新一代無(wú)線(xiàn)數據網(wǎng)絡(luò )提供多方面的優(yōu)勢，比如說(shuō)以更高的數據傳輸率容納更多用戶(hù)，加強穩定度之余，還可降低耗電量。

只要使用大規模MIMO應用架構，研究人員可透過(guò)系統設計軟件如LabVIEW和軟件定義無(wú)線(xiàn)電(SDR)，打造出一百二十八支天線(xiàn)的MIMO測試臺，迅速制作大規模的天線(xiàn)系統原型。由于現場(chǎng)可編程門(mén)陣列(FPGA)架構邏輯的設計流程經(jīng)過(guò)簡(jiǎn)化，高效能處理的部署過(guò)程也很順暢，所以該領(lǐng)域的研究人員可以透過(guò)一致的軟硬件設計流程，滿(mǎn)足這類(lèi)超復雜系統的原型制作需求。

采大量天線(xiàn)　大規模MIMO提升無(wú)線(xiàn)數據傳輸率

行動(dòng)裝置的數量和所消耗的無(wú)線(xiàn)資料量持續激增，促使研究人員須投入新技術(shù)的研究，才能滿(mǎn)足不斷成長(cháng)的需求。新一代5G無(wú)線(xiàn)數據網(wǎng)絡(luò )必須搭配目前的通訊系統，克服容量限制、網(wǎng)絡(luò )穩定性、覆蓋范圍、能源效率和延遲時(shí)間等難題。

大規模MIMO為5G的候選技術(shù)，在基地臺收發(fā)站(BTS)采用大量的天線(xiàn)(超過(guò)六十四支)，能夠大幅提升無(wú)線(xiàn)數據傳輸率和鏈接穩定性?，F有標準的BTS架構采用分區拓撲，最多也只有八支天線(xiàn)。

大規模MIMO囊括數百個(gè)天線(xiàn)組件，可透過(guò)預先編碼技巧把能源集中在目標行動(dòng)用戶(hù)身上，進(jìn)一步降低輻射。只要把無(wú)線(xiàn)能源導向特定的用戶(hù)，就能夠降低輻射，同時(shí)也可避免干擾其他使用者。

就目前受干擾限制的行動(dòng)網(wǎng)絡(luò )而言，這是相當吸引人的一點(diǎn)。如果大規模MIMO確實(shí)能提供上述效能，未來(lái)的5G網(wǎng)絡(luò )就會(huì )變得更快、可容納更多使用者，提供更出色的穩定性和能源效率。

由于大規模MIMO的天線(xiàn)組件數量很多，也帶來(lái)了目前網(wǎng)絡(luò )所沒(méi)有的系統難題。舉例來(lái)說(shuō)，就目前采用LTE或LTE-Advanced的進(jìn)階數據網(wǎng)絡(luò )而言，導引訊號負載(Pilot Overhead)必須和天線(xiàn)數量成比例。

大規模MIMO會(huì )透過(guò)通道互惠在上行和下行鏈路之間使用分時(shí)雙工(TDD)，藉此管理大量天線(xiàn)的負載。有了信道互惠，即可把上行導引訊號的信道狀態(tài)信息用于下行預先編碼器。實(shí)踐大規模MIMO的困難之處還包含了擴充十倍的數據總線(xiàn)和接口，或是在大量的獨立射頻(RF)收發(fā)器之間達到更多也更分散的同步化效能。

正因為這些時(shí)序、處理和數據收集難題，所以原型制作便顯得更重要。如果研究人員要檢驗理論內容，就得從理論研究轉向測試臺。只要在實(shí)際情境中使用實(shí)際波形，研究人員即可開(kāi)發(fā)原型，判斷大規模MIMO的可行性和商用價(jià)值。就像所有的全新無(wú)線(xiàn)標準或技術(shù)一樣，從概念轉移至原型確實(shí)會(huì )影響實(shí)際的部署和商品化程序。

SDR搭配系統設計軟件　MIMO系統架構彈性大躍進(jìn)

完整的大規模MIMO系統應用架構須包含必備的軟硬件，藉此打造出多功能、可擴充及靈活有彈性的大規模MIMO測試臺，以便透過(guò)重點(diǎn)頻帶與帶寬提供實(shí)時(shí)的雙向通訊效能給研究社群。

圖1　瑞典隆德大學(xué)的大規模MIMO測試臺采用了USRP RIO(a)和客制化的交叉極化平面天線(xiàn)數組(b)。

藉由SDR和系統設計軟件，就可以發(fā)揮MIMO系統的模塊化特性，把數個(gè)節點(diǎn)擴充為一百二十八支天線(xiàn)的大規模MIMO系統。透過(guò)靈活有彈性的硬件，即可隨著(zhù)無(wú)線(xiàn)研究需求變化而重新部署至其他設定，比如說(shuō)做為分布式節點(diǎn)部署于隨建即連(Ad-hoc)網(wǎng)絡(luò )，也可做為多細胞協(xié)調網(wǎng)絡(luò )。

瑞典隆德大學(xué)(Lund University)Ove Edfors和Fredrik Tufvesson教授采用大規模MIMO應用架構，與美商國家儀器(NI)合作開(kāi)發(fā)出全球最大的MIMO系統(圖1)。該系統用了五十個(gè)SDR，打造出一百支天線(xiàn)的大規模MIMO BTS設定，如表1所示。

NI和隆德大學(xué)的研究團隊根據SDR的概念，使用類(lèi)似LTE的物理層和TDD開(kāi)發(fā)出系統軟件和物理層，藉此提供行動(dòng)存取功能。這次合作所開(kāi)發(fā)出來(lái)的軟件已成為大規模MIMO應用架構的軟件組件。

就像其他的通訊網(wǎng)絡(luò )一樣，大規模MIMO系統包含BTS和客戶(hù)端設備(UE)或行動(dòng)使用者。事實(shí)上，大規模MIMO主要是為了行動(dòng)應用而設計的，包含BTS、UE或行動(dòng)使用者。然而，大規模MIMO和傳統的拓撲很不一樣，主要差別在于配置大量的BTS天線(xiàn)，能夠同時(shí)和多個(gè)UE通訊。

就NI和隆德大學(xué)合作開(kāi)發(fā)的系統而言，BTS的系統設計針對每個(gè)UE提供十個(gè)基地臺天線(xiàn)組件，可供十個(gè)使用者以完整帶寬同時(shí)存取一百個(gè)天線(xiàn)基地臺。經(jīng)過(guò)證實(shí)，每個(gè)UE有十個(gè)基地臺天線(xiàn)的設計有助于提高理想增益。

大規模MIMO系統內有一組UE會(huì )同時(shí)把一組正交導引訊號傳輸至BTS。接著(zhù)就可以使用收到的上行導引訊號來(lái)評估信道矩陣，在下行時(shí)槽內，這項通道評估會(huì )用于計算下行訊號的預先編碼器。

理論上，每個(gè)行動(dòng)使用者即可透過(guò)無(wú)干擾的通道接收專(zhuān)屬于自己的訊息。預先編碼器設定是一種開(kāi)放的研究領(lǐng)域，可針對不同的系統設計目標加以設計，舉例來(lái)說(shuō)，預先編碼器可設計為對其他使用者零干擾、盡可能降低輻射功率，也可減少所傳輸射頻訊號的峰均功率比。

透過(guò)上述設計，大規模MIMO應用架構可支持高達20MHz的瞬間實(shí)時(shí)帶寬，并從六十四支天線(xiàn)擴充為一百二十八支，還能夠提供給多個(gè)獨立UE使用。表1是在此環(huán)境下，部署類(lèi)似LTE協(xié)議的參數狀態(tài)，其中采用一個(gè)2,048個(gè)點(diǎn)的快速傅立葉變換(FFT)和0.5毫秒的時(shí)槽。0.5毫秒的時(shí)槽可確保合適的通道和諧狀態(tài)，提高行動(dòng)測試情境(也就是UE移動(dòng)中)的通道互惠效能。

大規模MIMO系統的四大設計關(guān)鍵如下。

靈活的SDR，可擷取并傳輸射頻訊號。

無(wú)線(xiàn)電站之間可達到準確的時(shí)間與頻率同步化。

高輸出率的精確總線(xiàn)，可遷移并匯整大量的數據。

出色的處理效能，可用于物理層和媒體訪(fǎng)問(wèn)控制(MAC)執行，藉此滿(mǎn)足實(shí)時(shí)效能需求。

理論上，這些關(guān)鍵項目可針對不同的研究需求快速完成客制化。本文的應用架構集結了SDR、頻率分配模塊、高輸出率PXI系統和LabVIEW，提供穩健又精確的原型制作平臺，進(jìn)一步滿(mǎn)足研究需求。其中，SDR透過(guò)一個(gè)半寬1U、機架安裝式的機殼，提供整合式2×2 MIMO收發(fā)器和高效能FPGA，有助于加速基頻處理作業(yè)(圖2)。此外，其可透過(guò)PCI Express×4連接至主機控制器和系統控制器，能夠以高達800Mbit/s的數據串流速度傳輸至桌上型或PXI Express主計算機，或透過(guò)ExpressCard以200Mbit/s的速度傳輸至筆記本電腦。

圖2　USRP RIO硬件(a)和系統方塊圖(b)

上述的SDR硬件名為USRP RIO，搭載LabVIEW可重設I/O(RIO)架構，其中結合開(kāi)放式的系統設計軟件和高效能硬件，有助于大幅簡(jiǎn)化開(kāi)發(fā)作業(yè)。緊密的軟硬件整合能夠降低系統整合的難度，對于如此大規模的系統更是如此，可以讓研究人員致力于研究項目。

PXI Express機箱背板

大規模MIMO應用架構采用PXIe-1085這款進(jìn)階的18槽式PXI機箱，其中每個(gè)插槽皆搭載PCI Express Generation 2技術(shù)，可達到高輸出、低延遲的應用效能。此機箱可提供4Gbit/s的單插槽帶寬、12Gbit/s的系統帶寬。

圖3　18槽式PXIe-1085機箱(a)和系統方塊圖(b)

圖3為雙切換器背板架構。如要建置高信道數系統，可透過(guò)菊鏈方式把多個(gè)PXI機箱串聯(lián)在一起，也可放入星形設定。

高效能可重設FPGA處理模塊

大規模MIMO應用架構采用FPGA模塊如FlexRIO，在PXI機箱中加入靈活高效能的處理模塊，透過(guò)LabVIEW FPGA Module即可設計程序。該FPGA模塊可獨立使用，提供客制化的大型Xilinx Kintex-7 410T和PCI Express Generation 2×8聯(lián)機功能給PXI Express背板。

八通道頻率同步化

另外，OctoClock頻率分配模塊具有八個(gè)信道，可以八種方式透過(guò)長(cháng)度匹配軌跡放大并分割一個(gè)外部10MHz參考和每秒脈波數(PPS)訊號，進(jìn)一步提供頻率和時(shí)間同步化效能給最多八個(gè)USRP裝置。

圖4　OctoClock-G模塊(a)和系統方塊圖(b)

OctoClock-G使用全球衛星定位系統(GPS)授時(shí)的振蕩器(GPSDO)，額外加入一個(gè)內部的時(shí)間與頻率參考，圖4為OctoClock-G系統簡(jiǎn)圖。正面板的切換器可讓使用者選擇內部GPSDO和外部參考。

LabVIEW系統設計環(huán)境

LabVIEW具備整合式工具流，有助于管理系統層級的軟硬件細節;透過(guò)GUI顯示系統信息;開(kāi)發(fā)通用處理器(GPP)、Real-Time和FPGA程序代碼;并且把程序代碼部署至研究測試臺。有了LabVIEW，用戶(hù)即可整合額外的程序設計語(yǔ)言，包含ANSI C/C++(透過(guò)呼叫庫節點(diǎn))、VHDL(透過(guò)IP整合節點(diǎn))，甚至是.m檔案指令(透過(guò)LabVIEW MathScript RT Module)。這樣一來(lái)即可開(kāi)發(fā)出高效能實(shí)作項目，兼顧出色的穩定性和客制化功能。大規模MIMO應用架構運用了LabVIEW的高生產(chǎn)力特性，以及可透過(guò)LabVIEW FPGA設計并控制I/O細節的功能。

PXI機箱滿(mǎn)足大數據輸出需求

上述的軟硬件平臺元素組合成一個(gè)測試臺，可把數支天線(xiàn)擴充為超過(guò)一百二十八支同步化天線(xiàn)，該天線(xiàn)系統囊括了六十四個(gè)雙信道SDR裝置，連接至四個(gè)設為星形架構的PXI機箱。主機箱可匯整所有數據，以便透過(guò)FPGA處理器和搭載四核心英特爾(Intel)i7的PXI控制器集中處理這些數據。

圖5　PXIe-7976R FlexRIO模塊(a)和系統方塊圖(b)

如圖5所示，主機箱把PXIe-1085機箱做為主要的數據匯整節點(diǎn)和實(shí)時(shí)訊號處理引擎。PXI機箱提供了十七個(gè)開(kāi)放式插槽可用于輸入/輸出裝置，此外還有時(shí)序與同步化、可實(shí)時(shí)處理訊號的FlexRIO FPGA機板、可連接至子機箱的擴充模塊。

圖6　可擴充的大規模MIMO系統方塊圖結合PXI和USRP RIO。

一百二十八支天線(xiàn)的大規模MIMO BTS需要出色的數據輸出效能，才能夠匯整并處理I/Q樣本，進(jìn)而透過(guò)一百二十八個(gè)信道實(shí)時(shí)完成收發(fā)作業(yè);市面上的PXIe機箱如PXIe-1085則可確實(shí)滿(mǎn)足此需求，支持的PCI Generation 2×8數據路徑能夠達到最高3.2GB/s的輸出率(圖6)。

在主機箱的Slot 1內，PXIe-8135 RT控制器或嵌入式計算機可做為中央系統控制器。PXIe-8135 RT配備2.3GHz的四核心Intel Core i7處理器(單核心Turbo Boost模式可達3.3GHz)。

主機箱裝載了四個(gè)PXIe-8384(S1到S4)接口模塊，可以把子機箱連接至主系統。機箱之間的通訊除了透過(guò)MXI之外，還仰賴(lài)了PCI Express Generation 2×8，可以在主機箱和其他子節點(diǎn)之間提供高達3.2GB/s的效能。

此系統還配備最多八個(gè)FPGA模塊，可滿(mǎn)足大規模MIMO系統的實(shí)時(shí)訊號處理需求;插槽位置提供一個(gè)范例設定，其中的FPGA可以串聯(lián)起來(lái)，支持每個(gè)子節點(diǎn)的數據處理需求。每個(gè)FPGA模塊都可以彼此透過(guò)背板接收或傳輸資料，甚至可以連接所有的SDR，延遲時(shí)間不到5微秒、輸出率高達3GB/s。

時(shí)序和同步化至關(guān)重要

如果系統要部署大量的無(wú)線(xiàn)電，時(shí)序和同步化都很重要，這都是大規模MIMO系統的關(guān)鍵。BTS系統共享一個(gè)10MHz參考頻率和一個(gè)數字觸發(fā)器，可啟動(dòng)每個(gè)無(wú)線(xiàn)電的擷取或產(chǎn)生功能，確保整個(gè)系統的同步化效能(圖7)。

圖7　大規模MIMO 頻率分配方塊圖

PXIe-6674T時(shí)序和同步化模塊配備OCXO，位于主機箱的Slot 10，可產(chǎn)生穩定又準確的10MHz參考頻率(50ppb準確度)，并提供數字觸發(fā)器讓裝置與主要OctoClock-G頻率分配模塊達成同步化。

接著(zhù)OctoClock-G就會(huì )供應并緩沖10MHz參考(MCLK)和觸發(fā)器(MTrig)給OctoClock模塊，從第一個(gè)到第八個(gè)依序完成，然后供應至SDR裝置，藉此確保每條天線(xiàn)都可以共享10MHz參考頻率和主機觸發(fā)器。此外，上述的控制架構可針對每個(gè)無(wú)線(xiàn)電/天線(xiàn)組件提供精確的控制功能。

基地臺應用架構軟件是專(zhuān)門(mén)為了滿(mǎn)足表1所述的系統目標而設計的，OFDM物理層處理功能會(huì )分配至SDR裝置的FPGA內，MIMO物理層處理組件則會(huì )分配至PXI主機箱的FPGA。

更高階的MAC函式會(huì )在PXI控制器上、Intel為架構的通用處理器(GPP)上執行。此系統架構有助于處理大量資料，同時(shí)降低延遲以維持信道互惠效能預先編碼參數會(huì )直接從接收器傳送至傳輸器，藉此優(yōu)化系統效能。

從天線(xiàn)開(kāi)始，OFDM物理層處理會(huì )在FPGA上執行，這樣一來(lái)，需要最大量運算資源的處理作業(yè)就會(huì )在天線(xiàn)附近執行。這樣的運算結果就會(huì )在MIMO接收器IP結合起來(lái)，替每個(gè)使用者和每個(gè)子載波解析信道信息。

算出來(lái)的通道參數會(huì )傳輸至MIMO TX區塊，預先編碼會(huì )在此套用，把能源集中在單一用戶(hù)的退回路徑。雖然MAC有些部分會(huì )實(shí)作于FPGA，大部分和其他較上層的處理都會(huì )實(shí)作于GPP。系統每個(gè)階段所使用的特定算法也是相當活躍的研究領(lǐng)域。

UE就是具有單一輸入單一輸出(SISO)或2×2 MIMO無(wú)線(xiàn)功能的手機，或其他無(wú)線(xiàn)裝置。UE原型可采用市面上的SDR，配備整合式GPSDO，使用接線(xiàn)PCI Express把筆記本電腦連接至ExpressCard(圖8)。

圖8　標準的UE設定，搭配筆記本電腦和USRP RIO

事實(shí)上，GPSDO非常重要，因為它提供更出色的頻率準確度，還可提供同步化和地理位置功能，滿(mǎn)足未來(lái)的系統擴充需求。典型的測試臺實(shí)作可能包含多個(gè)UE系統，其中每個(gè)SDR可能代表一或兩個(gè)UE裝置。

UE上的軟件實(shí)作方式就像BTS一樣，然而此軟件會(huì )做為單一天線(xiàn)系統而實(shí)作，把物理層放在SDR的FPGA，把MAC層放在主機PC。

PXI平臺推進(jìn)5G研究時(shí)程

透過(guò)LabVIEW系統設計軟件搭配USRP RIO和PXI平臺，徹底改革了高階研究系統的原型制作方式。本文說(shuō)明一個(gè)建置大規模MIMO系統的實(shí)用選項，有助于促進(jìn)未來(lái)的5G研究。

把如此獨一無(wú)二的NI技術(shù)組合用于應用架構，即可針對大量的無(wú)線(xiàn)電同步化時(shí)間和頻率，PCI Express基礎架構也可滿(mǎn)足輸出需求，藉此以超過(guò)15.7GB/s的速度，在上行和下行傳輸并匯整I/Q樣本。FPGA的設計流程可簡(jiǎn)化物理層和MAC層的高效能處理作業(yè)，滿(mǎn)足實(shí)時(shí)的時(shí)序需求。