了解如何在MCU的內部總線(xiàn)結構驅動(dòng)器應用效率

微控制器現在有一個(gè)驚人的數字，可以同時(shí)使用來(lái)卸載低級別的功能從CPU片上外設。這可以大大提高加工效率，降低功耗，并簡(jiǎn)化設計。你可能會(huì )在一個(gè)不幸的意外，不過(guò)，如果你的外設功能壓倒內部總線(xiàn)接口和數據傳輸緩慢的大幅提升。幸運的是，微控制器制造商已經(jīng)增加了新的，高效的總線(xiàn)接口，常與關(guān)鍵外設和片上存儲器，可以幫助支持多種數據傳輸之間的多條路徑。這些新的公交車(chē)確實(shí)有局限性，但是，由于連接一切，一切是在芯片面積和功耗方面過(guò)于昂貴。了解常見(jiàn)的使用模式，這些新的片上總線(xiàn)將幫助您創(chuàng )建，最大限度地提高數據傳輸帶寬，高效的設計。本文將快速回顧一下一些常見(jiàn)的智能片上總線(xiàn)的功能并舉例說(shuō)明例如設計，充分利用這些關(guān)鍵功能。一些涉及的主題將包括：片上總線(xiàn)矩陣架構，采用DMA控制器，專(zhuān)用外設數據傳輸功能，智能緩存，公交優(yōu)先系統，并中斷控制。

通用總線(xiàn)接口架構

幾個(gè)關(guān)鍵的架構方法出現在幾乎所有的高性能總線(xiàn)互連結構。這并不奇怪，因為在關(guān)鍵戰略支持高帶寬是能夠建立可獨立運行多個(gè)并行連接?？偩€(xiàn)矩陣架構，幾個(gè)總線(xiàn)控制器可以獨立訪(fǎng)問(wèn)多個(gè)公交車(chē)奴，也許是最常見(jiàn)的構建塊的高效率總線(xiàn)架構。飛思卡爾的Kinetis K70 MCU是需要有效的數據處理和移動(dòng)互連架構類(lèi)型的一個(gè)很好的例子。如圖1所示，飛思卡爾的Kinetis K70 MCU使用多級總線(xiàn)矩陣，可八個(gè)單獨的總線(xiàn)主控器和八個(gè)獨立總線(xiàn)從設備之間相互連接。這是可能的多個(gè)主機和從獨立運作。內存分配是非常重要的效益最大化。例如，以下操作可能所有操作在沒(méi)有重疊平行：

•核心 - 在Flash中的說(shuō)明和核心只有數據和堆棧的SRAM_L

•USB - 在SRAM_U數據緩沖區

•LCD控制器 - 圖形緩沖區DDR

圖1：飛思卡爾的Kinetis K70 MCU總線(xiàn)互連架構。 (飛思卡爾提供)飛思卡爾還提供了一個(gè)模塊化開(kāi)發(fā)平臺，為K70，它的飛思卡爾Tower System的一部分，使通過(guò)可重構硬件快速原型和工具再利用。該TWR-K70F120M可與廣闊的選擇塔式系統的外設模塊，包括新的TWR-LCD-RGB它從K70 MCU圖形LCD控制器接受RGB數據。當兩個(gè)或多個(gè)主機試圖訪(fǎng)問(wèn)一個(gè)從端口，接口將使用仲裁算法，以確定哪些主機將首先訪(fǎng)問(wèn)端口。兩種常見(jiàn)的仲裁方案，可以經(jīng)常用于總線(xiàn)訪(fǎng)問(wèn)是固定的優(yōu)先級或循環(huán)。在一個(gè)固定的優(yōu)先級方案中的主優(yōu)先級是固定的，通過(guò)優(yōu)先級較低的主人給予高優(yōu)先級的主站的訪(fǎng)問(wèn)權限。如果有幾個(gè)主站以相等的優(yōu)先權，以循環(huán)優(yōu)先級方案可以被使用。在這個(gè)方案中的主人旋轉優(yōu)先為，隨著(zhù)時(shí)間的推移，有平等機會(huì )獲得資源。通知的DMA訪(fǎng)問(wèn)總線(xiàn)矩陣的重要性。通常情況下，DMA傳輸是最節能的所以對DMA具有高效的主機訪(fǎng)問(wèn)總線(xiàn)矩陣是至關(guān)重要的。一些資源將有多個(gè)連接到總線(xiàn)矩陣 - 注意例如DRAM控制器 - 因為它們是多個(gè)主關(guān)鍵資源。這通過(guò)消除“訪(fǎng)問(wèn)阻塞”當多個(gè)主需要訪(fǎng)問(wèn)相同的資源，可能會(huì )發(fā)生，提高了整體性能。

高級外設總線(xiàn)結構，以提高效率

在許多MCU應用，外設的操作是一樣的CPU和內存操作一樣重要。它可以提高轉換效率，如果有與關(guān)鍵外設功能以及基于CPU的功能，采用先進(jìn)的總線(xiàn)接口。瑞薩RX600 MCU有多個(gè)外圍總線(xiàn)，可用于更有效地傳播帶寬負載。如圖2所示，RX600不僅具有用于面向CPU動(dòng)作的總線(xiàn)矩陣(在該圖的頂部示出)，但多個(gè)外圍總線(xiàn)(在圖的底部示出)，以更好地智能外設之間分配帶寬。甲顯著(zhù)量周流量從來(lái)不需要訪(fǎng)問(wèn)CPU總線(xiàn)矩陣和這個(gè)提高了數據傳輸效率，而不增加CPU總線(xiàn)矩陣的大小，通常是更高的性能以及大芯片尺寸和更高功率子系統。

圖2：瑞薩RX600多總線(xiàn)架構擴展帶寬負載。