高頻高速PCB設計之實(shí)用大全（2）

本期繼續給大家分享高頻高速PCB設計之實(shí)用大全(2)：設計技巧、注意事項、經(jīng)驗分享等等知識點(diǎn)歸納

26、當一塊 PCB 板中有多個(gè)數/模功能塊時(shí)，常規做法是要將數/模地分開(kāi)，原因何在?

將數/模地分開(kāi)的原因是因為數字電路在高低電位切換時(shí)會(huì )在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關(guān)。如果地平面上不分割且由數字區域電路所產(chǎn)生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會(huì )被地噪聲干擾。也就是說(shuō)數模地不分割的方式只能在模擬電路區域距產(chǎn)生大噪聲的數字電路區域較遠時(shí)使用。

27、另一種作法是在確保數/模分開(kāi)布局，且數/模信號走線(xiàn)相互不交叉的情況下，整個(gè) PCB板地不做分割，數/模地都連到這個(gè)地平面上。道理何在?

數模信號走線(xiàn)不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(return current path)會(huì )盡量沿著(zhù)走線(xiàn)的下方附近的地流回數字信號的源頭，若數模信號走線(xiàn)交叉，則返回電流所產(chǎn)生的噪聲便會(huì )出現在模擬電路區域內。

28、在高速 PCB 設計原理圖設計時(shí)，如何考慮阻抗匹配問(wèn)題?

在設計高速 PCB 電路時(shí)，阻抗匹配是設計的要素之一。而阻抗值跟走線(xiàn)方式有絕對的關(guān)系，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線(xiàn)寬度，PCB材質(zhì)等均會(huì )影響走線(xiàn)的特性阻抗值。也就是說(shuō)要在布線(xiàn)后才能確定阻抗值。一般仿真軟件會(huì )因線(xiàn)路模型或所使用的數學(xué)算法的**而無(wú)法考慮到一些阻抗不連續的布線(xiàn)情況，這時(shí)候在原理圖上只能預留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線(xiàn)阻抗不連續的效應。真正根本解決問(wèn)題的方法還是布線(xiàn)時(shí)盡量注意避免阻抗不連續的發(fā)生。

29、哪里能提供比較準確的 IBIS 模型庫?

IBIS 模型的準確性直接影響到仿真的結果?；旧?IBIS 可看成是實(shí)際芯片 I/O buffer 等效電路的電氣特性數據，一般可由 SPICE 模型轉換而得 (亦可采用測量， 但**較多)，而 SPICE 的數據與芯片制造有絕對的關(guān)系，所以同樣一個(gè)器件不同芯片廠(chǎng)商提供，其 SPICE 的數據是不同的，進(jìn)而轉換后的 IBIS 模型內之數據也會(huì )隨之而異。也就是說(shuō)，如果用了 A 廠(chǎng)商的器件，只有他們有能力提供他們器件準確模型數據，因為沒(méi)有其它人會(huì )比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠(chǎng)商所提供的 IBIS 不準確，只能不斷要求該廠(chǎng)商改進(jìn)才是根本解決之道。

30、在高速 PCB 設計時(shí)，設計者應該從那些方面去考慮EMC、EMI 的規則呢?

一般 EMI/EMC 設計時(shí)需要同時(shí)考慮輻射(radiated)與傳導(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(30MHz). 所以不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC 設計必須一開(kāi)始布局時(shí)就要考慮到器件的位置, PCB 疊層的安排, 重要聯(lián)機的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì )事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當的選擇PCB 與外殼的接地點(diǎn)(chassis ground)。

31、如何選擇EDA工具?

目前的 pcb 設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能 1.3.4 可以選擇PADS或Cadence性能價(jià)格比都不錯。 PLD 的設計的初學(xué)者可以采用 PLD 芯片廠(chǎng)家提供的集成環(huán)境，在做到百萬(wàn)門(mén)以上的設計時(shí)可以選用單點(diǎn)工具。

32、請推薦一種適合于高速信號處理和傳輸的 EDA 軟件。

常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類(lèi)設計往往占據了 70%的應用場(chǎng)合。在做高速電路設計，模擬和數字混合電路，采用 Cadence 的解決方案應該屬于性能價(jià)格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優(yōu)秀的。(大唐電信技術(shù)專(zhuān)家 王升)

33、對 PCB 板各層含義的解釋

Topoverlay ----頂層器件名稱(chēng)， 也叫 top silkscreen 或者 top component legend, 比如 R1 C5,

IC10.bottomoverlay----同理 multilayer-----如果你設計一個(gè) 4 層板，你放置一個(gè) free pad or via, 定義它作為multilay 那么它的 pad 就會(huì )自動(dòng)出現在 4 個(gè)層 上，如果你只定義它是 top layer, 那么它的 pad 就會(huì )只出現在頂層上。

34、2G 以上高頻 PCB 設計，走線(xiàn),排版,應重點(diǎn)注意哪些方面?

2G 以上高頻 PCB 屬于射頻電路設計，不在高速數字電路設計討論范圍內。而 射頻電路的布局(layout)和布線(xiàn)(routing)應該和原理圖一起考慮的，因為布局布線(xiàn)都會(huì )造成分布效應。而且，射頻電路設計一些無(wú)源器件是通過(guò)參數化定義，特殊形狀銅箔實(shí)現，因此要求 EDA 工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。Mentor 公司的 boardstation 中有專(zhuān)門(mén)的 RF 設計模塊，能夠滿(mǎn)足這些要求。而且，一般射頻設計要求有專(zhuān)門(mén)射頻電路分析工具，業(yè)界最著(zhù)名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。

35、2G 以上高頻 PCB 設計，微帶的設計應遵循哪些規則?

射頻微帶線(xiàn)設計，需要用三維場(chǎng)分析工具提取傳輸線(xiàn)參數。所有的規則應該在這個(gè)場(chǎng)提取工具中規定。

36、對于全數字信號的 PCB，板上有一個(gè) 80MHz 的鐘源。除了采用絲網(wǎng)(接地)外，為了保證有足夠的驅動(dòng)能力，還應該采用什么樣的電路進(jìn)行保護?

確保時(shí)鐘的驅動(dòng)能力，不應該通過(guò)保護實(shí)現，一般采用時(shí)鐘驅動(dòng)芯片。一般擔心時(shí)鐘驅動(dòng)能力，是因為多個(gè)時(shí)鐘負載造成。采用時(shí)鐘驅動(dòng)芯片，將一個(gè)時(shí)鐘信號變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅動(dòng)芯片，除了保證與負載基本匹配，信號沿滿(mǎn)足要求(一般時(shí)鐘為沿有效信號)，在計算系統時(shí)序時(shí)，要算上時(shí)鐘在驅動(dòng)芯片內時(shí)延。

37、如果用單獨的時(shí)鐘信號板，一般采用什么樣的接口，來(lái)保證時(shí)鐘信號的傳輸受到的影響小?

時(shí)鐘信號越短，傳輸線(xiàn)效應越小。采用單獨的時(shí)鐘信號板，會(huì )增加信號布線(xiàn)長(cháng)度。而且單板的接地供電也是問(wèn)題。如果要長(cháng)距離傳輸，建議采用差分信號。LVDS 信號可以滿(mǎn)足驅動(dòng)能力要求，不過(guò)您的時(shí)鐘不是太快，沒(méi)有必要。

38、27M,SDRAM 時(shí)鐘線(xiàn)(80M-90M)，這些時(shí)鐘線(xiàn)二三次諧波剛好在 VHF 波段，從接收端高頻竄入后干擾很大。除了縮短線(xiàn)長(cháng)以外，還有那些好辦法?

如果是三次諧波大，二次諧波小，可能因為信號占空比為 50%，因為這種情況下，信號沒(méi)有偶次諧波。這時(shí)需要修改一下信號占空比。此外，對于如果是單向的時(shí)鐘信號，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會(huì )影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。

39、什么是走線(xiàn)的拓撲架構?

Topology,有的也叫 routing order.對于多端口連接的網(wǎng)絡(luò )的布線(xiàn)次序。

40、怎樣調整走線(xiàn)的拓撲架構來(lái)提高信號的完整性?

這種網(wǎng)絡(luò )信號方向比較復雜，因為對單向，雙向信號，不同電平種類(lèi)信號，拓樸影響都不一樣，很難說(shuō)哪種拓樸對信號質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對工程師要求很高，要求對電路原理，信號類(lèi)型，甚至布線(xiàn)難度等都要了解。

41、怎樣通過(guò)安排疊層來(lái)減少 EMI 問(wèn)題?

首先，EMI 要從系統考慮，單憑 PCB 無(wú)法解決問(wèn)題。層迭對 EMI 來(lái)講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

42、為何要鋪銅?

一般鋪銅有幾個(gè)方面原因。1，EMC.對于大面積的地或電源鋪銅，會(huì )起到屏蔽作用，有些特殊地，如 PGND 起到防護作用。2，PCB 工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線(xiàn)較少的PCB 板層鋪銅。3，信號完整性要求，給高頻數字信號一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò )的布線(xiàn)。當然還有散熱，特殊器件安裝要求鋪銅等等原因。

43、在一個(gè)系統中，包含了 dsp 和 pld，請問(wèn)布線(xiàn)時(shí)要注意哪些問(wèn)題呢?

看你的信號速率和布線(xiàn)長(cháng)度的比值。如果信號在傳輸在線(xiàn)的時(shí)延和信號變化沿時(shí)間可比的話(huà)，就要考慮信號完整性問(wèn)題。另外對于多個(gè)DSP，時(shí) 鐘，數據 信號走線(xiàn)拓普也會(huì )影響信號質(zhì)量和時(shí)序，需要關(guān)注。

44、除 protel 工具布線(xiàn)外，還有其他好的工具嗎?

至于工具，除了 PROTEL，還有很多布線(xiàn)工具，如 MENTOR 的 WG2000,EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar,cr5000 等，各有所長(cháng)。

45、什么是“信號回流路徑”?

信號回流路徑,即 return current。高速數字信號在傳輸時(shí)，信號的流向是從驅動(dòng)器沿 PCB 傳輸線(xiàn)到負載，再由負載沿著(zhù)地或電源通過(guò)最短路徑返回驅動(dòng)器端。這個(gè)在地或電源上的返回信號就稱(chēng)信號回流路徑。Dr.Johson 在他的書(shū)中解釋?zhuān)哳l信號傳輸，實(shí)際上是對傳輸線(xiàn)與直流層之間包夾的介質(zhì)電容充電的過(guò)程。SI 分析的就是這個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。

46、如何對接插件進(jìn)行 SI 分析?

在 IBIS3.2 規范中，有關(guān)于接插件模型的描述。一般使用 EBD 模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真軟件(HYPERLYNX 或 IS_multiboard)，建立多板系統時(shí)，輸入接插件的分布參數，一般從接插件手冊中得到。當然這種方式會(huì )不夠精確，但只要在可接受范圍內即可。

47、請問(wèn)端接的方式有哪些?

端接(terminal),也稱(chēng)匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC 匹配，肖特基二極管匹配。

48、采用端接(匹配)的方式是由什么因素決定的?

匹配采用方式一般由 BUFFER 特性，拓普情況，電平種類(lèi)和判決方式來(lái)決定，也要考慮信號占空比，系統功耗等。

49、采用端接(匹配)的方式有什么規則?

數字電路最關(guān)鍵的是時(shí)序問(wèn)題，加匹配的目的是改善信號質(zhì)量，在判決時(shí)刻得到可以確定的信號。對于電平有效信號，在保證建立、保持時(shí)間的前提下，信號質(zhì)量穩定;對延有效信號，在保證信號延單調性前提下，信號變化延速度滿(mǎn)足要求。Mentor ICX 產(chǎn)品教材中有關(guān)于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專(zhuān)門(mén)對 terminal 的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。

50、能否利用器件的 IBIS 模型對器件的邏輯功能進(jìn)行仿真?如果不能，那么如何進(jìn)行電路的板級和系統級仿真?

IBIS 模型是行為級模型，不能用于功能仿真。功能仿真，需要用 SPICE 模型，或者其他結構級模型。