<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 印制電路板上的干擾及抑制

印制電路板上的干擾及抑制

作者: 時(shí)間:2018-07-25 來(lái)源:網(wǎng)絡(luò ) 收藏

印制電路板設計是電子產(chǎn)品制作的重要環(huán)節,其合理與否不僅關(guān)系到電路在裝配、焊 接、調試和檢修過(guò)程中是否方便,而且直接影響到產(chǎn)品的質(zhì)量與電氣性能,甚至影響到電路功能能否實(shí)現。因此,掌握印制電路板的設計方法十分重要。

本文引用地址:http://dyxdggzs.com/article/201807/383843.htm

一般說(shuō)來(lái),印制電路板的設計不需要嚴謹的理論和精確的計算,布局排板并沒(méi)有統一的固定模式。對于同一張電路原理圖,因為思路不同、習慣不一、技巧各異,就會(huì )出現各種設計方案,結果具有很大的靈活性和離散性。

印制電路板的設計是電子知識的綜合運用,需要有一定的技巧和豐富的經(jīng)驗。這主要取決于設計者對電路原理的熟悉程度,以及元器件布局、布線(xiàn)的工作經(jīng)驗。對于初學(xué)者來(lái)說(shuō),首先就是要熟練掌握電路的原理和一些基本布局、布線(xiàn)原則。然后通過(guò)大量的實(shí)踐,在實(shí)踐中摸索、領(lǐng)悟并掌握布局、布線(xiàn)原則,積累經(jīng)驗,才能不斷地提高印制電路板的設計水平。

印制電路板上的干擾及抑制

干擾現象在整機調試中經(jīng)常出現,其原因是多方面的。不僅有外界因素造成的干擾(如電磁波),而且印制電路板絕緣基板的選擇、布線(xiàn)不合理、元器件布局不當等都可能造成干擾,這些干擾在電路設計和排版設計中如予以重視,則可完全避免。相反,如果不在設計中考慮,便會(huì )出現干擾,使設計失敗。

(一)干擾與抑制

任何電子產(chǎn)品都需要供電,并且絕大多數是由交流市電通過(guò)降壓、整流、穩壓后供給。供電的質(zhì)量直接影響整機的技術(shù)指標,而電源的質(zhì)量除原理設計本身外;工藝布線(xiàn)和印制電路板設計不合理,去耦電容放置的位置不正確,都會(huì )產(chǎn)生干擾,特別是交流電源的干擾。例如在圖2-7所示的穩壓電路中,整流管接地過(guò)遠,交流回路的濾波電容與直流電源 的取樣電阻共用一段導線(xiàn)接地,都會(huì )由于布線(xiàn)不合理導致直流回路彼此相連,造成交流信號對直流信號產(chǎn)生干擾,使電源質(zhì)量下降。

在印制電路板上,若直流電源的去耦電容所放位置不正確,也起不到去耦的作用。一般用鋁電解電容器(lOF左右)濾除低頻干擾并將其放置在電路板電源入口處(不推薦);陶瓷電容器(0.1uF-680pF)用于濾除高頻干擾,必須將其靠近集成電路的電源端且與其地線(xiàn)連接 (推薦),如圖2-8所示。陶瓷電容的容量根據1C的速度和電路的工作頻率選擇,速度越快,頻率越高,電容量越小。

(二)磁場(chǎng)的干擾及抑制

印制電路板的特點(diǎn)是使元器件安裝緊湊、連接密集,這一特點(diǎn)無(wú)疑是印制電路板的優(yōu)點(diǎn)。如果設計不當,這一特點(diǎn)就會(huì )給整機帶來(lái)麻煩。例如印制電路板分布參數造成的干擾、元器件相互之間的磁場(chǎng)干擾等,在排版設計中必須引起重視。

1.印制導線(xiàn)間的寄生耦合

兩條相距很近的平行導線(xiàn),它們之間的分布參數可等效為相互耦合的電感和電容。當信號從一條線(xiàn)中通過(guò)時(shí),另一條線(xiàn)內也會(huì )產(chǎn)生感應信號,感應信號的大小與電流的流向、原始的頻率及功率有關(guān),此感應信號就是由分布參數產(chǎn)生的干擾源。為了抑制這種干擾,排版前應分析原理圖,區別強弱信號線(xiàn),使弱信號線(xiàn)盡童短,并避免與其他信號 線(xiàn)平行;若不能避免平行線(xiàn),可以拉開(kāi)兩平行線(xiàn)的距離 或在兩平行導線(xiàn)間布上一根地線(xiàn)。對于雙面板,兩面的印制導線(xiàn)走向要相互垂直,盡量避免平行布線(xiàn),如圖 2-9所示。這些措施可以減少分布參數造成的干擾。

2.磁性元件的干擾

磁性元件對電路也會(huì )造成干擾。例如,揚聲器、電磁鐵產(chǎn)生的恒定磁場(chǎng),高頻變壓器、繼電器等產(chǎn)生的變化磁場(chǎng),不僅對周?chē)a(chǎn)生干擾,同時(shí)對印制導線(xiàn)也會(huì )產(chǎn)生影響。抑制這些干擾的措施有:

1)兩個(gè)磁元件的相互位置應使兩個(gè)磁場(chǎng)方向相互垂直,這樣做使它們之間的耦合最弱。

2)采用導磁材料對干擾源進(jìn)行磁屏蔽,它有兩種形式:一是用屏蔽罩進(jìn)行屏蔽,并且 屏蔽罩要良好接地;二是用鐵氧體磁珠套在元器件的引腳上實(shí)現屏蔽。

(三)熱干擾及抑制

溫度升高造成的干擾在印制電路板設計中也應引起注意。例如,晶體管是一種溫度敏感 器件,特別是鍺材料的半導體器件,更易受環(huán)境溫度的影響而使工作點(diǎn)漂移,造成整個(gè)電路 性能發(fā)生變化,因而在排版時(shí)應予以考慮。

1)對發(fā)熱元器件,應優(yōu)先安排在有利于散熱的位置,盡量不要把幾個(gè)發(fā)熱元器件放在一起。必要時(shí)可單獨設置散熱片或加散熱用的風(fēng)扇以降低溫度對臨近元器件的影響。

2)對于溫度敏感的元器件,如晶體管、集成電路、大容量的電解電容器和其他熱敏元件等,不宜放在熱源附近或設備的上部。

(四)地線(xiàn)的公共阻抗干擾及抑制

電子線(xiàn)路工作時(shí),需要直流電源供電,直流電源的某一極往往作為測量各點(diǎn)電壓的參考點(diǎn),與此一極連接的導線(xiàn)即為電路的地線(xiàn)。它表示零電位的概念。但在實(shí)際的印制電路板上,由于地線(xiàn)具有一定的電阻和電感,在電路工作時(shí),地線(xiàn)具有一定的阻抗,當地線(xiàn)中有電流流過(guò)時(shí),因阻抗的存在,必然在地線(xiàn)上產(chǎn)生壓降,這個(gè)壓降使地線(xiàn)上各點(diǎn)電位都不相等,這就對各級電路帶來(lái)影 響,如圖2-10所示。由于電源提供的電流,既有直流分量也有交流分量,因而在地線(xiàn)中,由于地線(xiàn)阻抗產(chǎn)生的電壓 降,除直流電壓降外,還有各種頻率成分的交流電壓降,這 些交流電壓降加在電路中,就形成了電路單元間的互相干擾。

實(shí)驗證明:流過(guò)印制導線(xiàn)的電流頻率越高,感抗成分占 整個(gè)阻抗的比例越大,干擾也就越大。例如,一塊銅箔厚度為35um的印制電路板,印制導線(xiàn)寬度為lmm,則每10mm的電阻值為左右,其電感量為4nH左右,用公式

計算一下感抗,在10MHz時(shí)Xl=0.25Ω,在1000MHz時(shí)則是25Ω。當印制導線(xiàn)上瞬間有峰值1A的脈沖狀噪聲電流通過(guò)時(shí),產(chǎn)生的噪聲壓降很大,影響電路正常工作,造成這類(lèi)干擾的主要原因在于兩個(gè)以上回路共用一段地線(xiàn)。為克服地線(xiàn)公共阻抗的干擾,在地線(xiàn)布設時(shí)應遵循以下幾個(gè)原則:

1)地線(xiàn)一般布設在印制電路板邊緣,以便于印制電路板安裝在機殼底座或機架上。

2)對低頻信號地線(xiàn),采用一點(diǎn)接地的原則。如果形成多點(diǎn)接地,會(huì )出現閉合的接地環(huán)路,當低頻或脈沖磁場(chǎng)穿過(guò)該環(huán)路時(shí)將產(chǎn)生磁感應噪聲,于是不同接地點(diǎn)之間會(huì )出現地電位差,形成干擾。通常一點(diǎn)接地有以下兩種形式。

①串聯(lián)式一點(diǎn)接地,如圖2-11所示。各單元電路一點(diǎn)接地于公共地線(xiàn),但各電路離電源遠近不同,離電源最遠的C回路因地線(xiàn)阻抗大所受的干擾大,而離電源最近的A回路因地線(xiàn)阻抗小所受的干擾最小。由于各電路抗干擾的能力不同,所以在這種地線(xiàn)系統中,除了要設計低阻抗地線(xiàn)外,還應將易受干擾的敏感電路單元盡可能靠近電源。串聯(lián)式一點(diǎn)接地能有效地避免公共阻抗和接地閉合回路造成的干擾,而且簡(jiǎn)單經(jīng)濟,在電路中被廣泛采用。

②并聯(lián)式一點(diǎn)接地,如圖2-12所示。以面積足夠大的銅箔作為接地母線(xiàn),并直接接到電位基準點(diǎn),滯要接地的各部分就近接到該母線(xiàn)上。由于接地母線(xiàn)阻抗很小,故能夠把公共阻抗干擾減弱到允許程度。

3)在小信號模擬電路和大信號功放電路并存的電路中,采用大、小信號地線(xiàn)分開(kāi)的辦法。大信號地線(xiàn)在布局時(shí),接地點(diǎn)應安排在靠近電源的地方;小信號地線(xiàn)在布局時(shí),接地點(diǎn)應安排在遠離電源的地方。

4){頻電路宜采用多點(diǎn)接地。在高頻電路中應盡童擴大印制電路板上地線(xiàn)的面積,這樣可以有效減少地線(xiàn)的阻抗。對于雙固板,可利用其中一個(gè)導電平面作為基準地,需要接地的各部分可就近接到該基準地上。由于導電平面的高頻阻抗很低,所以各處的基準電位比較接近,可有效地減少地線(xiàn)的阻抗。

5)在一塊印制電路板上,如果同時(shí)布設模擬電路和,兩種電路的地線(xiàn)要完全 分開(kāi),如圖2-13所示。供電也要完全分裕以抑制它們相互干擾。



關(guān)鍵詞: 數字電路 電源

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>