典型的SDSoC設計開(kāi)發(fā)的幾個(gè)步驟

　　一個(gè)典型的SDSoC設計開(kāi)發(fā)流程，包括以下幾個(gè)步驟：

　　用戶(hù)定義開(kāi)發(fā)應用所需的目標平臺。

　　用戶(hù)基于C/C++設計和驗證算法。

　　用戶(hù)根據系統特征描述確定性能瓶頸，然后進(jìn)行軟硬件分區。

　　SDSoC將自動(dòng)執行那些通過(guò)PL(可編程邏輯)加速的功能，其他功能保留在PS(處理器系統)中。

　　SDSoC也將自動(dòng)生成軟/硬件之間的連接和DataMover邏輯以連接PL和PS中的功能。

　　如果最終的結果未達到設計要求，開(kāi)發(fā)者可以重新進(jìn)行軟硬件功能分區，探索最優(yōu)的系統架構。

　　圖1，SDSoC典型開(kāi)發(fā)流程(圖片來(lái)源：賽靈思)

　　沒(méi)錯，使用SDSoC進(jìn)行應用開(kāi)發(fā)說(shuō)起來(lái)就是這么簡(jiǎn)單的幾步。我們這篇文章的內容完全可以在這里劃上句號。

　　不過(guò)，我們還是希望將現在“簡(jiǎn)單”的設計流程，和傳統上可編程邏輯“不簡(jiǎn)單”的設計流程進(jìn)行一個(gè)對比，讓大家深刻認識到SDSoC到底幫你做了些什么?

　　所謂“沒(méi)有對比就沒(méi)有傷害”，傳統的Zynq SoC開(kāi)發(fā)流程是復雜成這個(gè)樣子的——首先由系統架構工程師對軟硬件進(jìn)行分區，即確定哪些功能放入PL(可編程邏輯)中進(jìn)行硬件加速，哪些功能在PS(處理器系統)中用軟件實(shí)現;

　　接下來(lái)，硬件工程師基于Vivado生成要在PL中加速的IP并搭建硬件平臺，還要完成軟/硬件之間的連接，配置PS與PL之間的接口工作等;然后將硬件平臺的數據導入SDK，由軟件工程師完成配套的的驅動(dòng)和應用程序的開(kāi)發(fā)?？梢?jiàn)，傳統的設計流程，需要很多團隊和資源的介入，不簡(jiǎn)單。

　　而如果完成了上述設計工作之后，發(fā)現系統架構還需要優(yōu)化，這就悲催了——設計不得不重新調整軟硬件分區，上述整個(gè)開(kāi)發(fā)流程又要重新進(jìn)行一遍，而且很多情況下需要多次迭代才能找到那個(gè)令人滿(mǎn)意的系統架構和方案。由此耗費的時(shí)間和資源，是巨大的，甚至是不可控的。

　　圖2，傳統的FPGA SoC應用開(kāi)發(fā)流程(圖片來(lái)源：賽靈思)

　　而使用SDSoC之后，很多工作是由工具自動(dòng)完成的：省去了諸如軟件驅動(dòng)和硬件連接等繁復的手動(dòng)工作，同時(shí)使用C/C++終端應用可以像函數調用一樣輸入調用用戶(hù)算法IP;只需要單次點(diǎn)擊，就可以完成分區設置以確定需要在可編程邏輯中運行的功能。

　　圖3，使用SDSoC簡(jiǎn)化后的FPGA SoC應用開(kāi)發(fā)流程(圖片來(lái)源：賽靈思)

　　做一個(gè)不是十分準確的比喻：SDSoC與傳統工具和開(kāi)發(fā)流程的差別，就像是自動(dòng)擋與手動(dòng)擋汽車(chē)的不同，它讓復雜的工作對用戶(hù)變得“透明”，讓用戶(hù)實(shí)際的“操作”變得更簡(jiǎn)單，而用戶(hù)由此被解放出來(lái)的精力，則可以用到思考“要去哪兒、如何走”等更高級的問(wèn)題，而不是和“油離配合”較勁兒。

　　類(lèi)比到FPGA SoC的應用開(kāi)發(fā)中，用戶(hù)最關(guān)注的部分往往是算法的最終實(shí)現和算法模塊的優(yōu)化——包括IP或是軟件功能塊——SDSoC的設計理念正是讓用戶(hù)能夠更加專(zhuān)注于這些核心問(wèn)題，其他問(wèn)題SDSoC幫你搞掂。從這個(gè)意義上看，SDSoC在“簡(jiǎn)單”的背后確實(shí)不簡(jiǎn)單。