Achronix高度可編程的嵌入式FPGA解決方案

作者/ Achronix Semiconductor 戰略規劃和業(yè)務(wù)發(fā)展高級總監 Mike Fitton

當前我們正處于蜂窩連接的一個(gè)轉換時(shí)期，無(wú)所不在的無(wú)線(xiàn)通信這一未來(lái)正在到來(lái)，而且推動(dòng)了全世界移動(dòng)電話(huà)擁有量達到了75億臺（數據來(lái)自世界銀行）。包括中國許多地區也是一樣，每百人的移動(dòng)電話(huà)擁有量已經(jīng)大大超過(guò)了固定電話(huà)的擁有量。

展望未來(lái)十年，5G的發(fā)展將會(huì )使無(wú)線(xiàn)基礎設施將會(huì )變得更加的無(wú)所不在，甚至還將與我們生活的方方面面更緊密地結合在一起。5G在繼續推進(jìn)以前的蜂窩移動(dòng)標準持續推動(dòng)帶寬擴展這種范式的基礎上，還將推動(dòng)一系列新的設備和應用模式的產(chǎn)生。

由此帶來(lái)關(guān)鍵的趨勢包括：

1)為增強移動(dòng)寬帶（eMBB）和其他應用提供擴展的帶寬，特別是將推動(dòng)瞬時(shí)可用帶寬提升到目前吞吐量的10倍。

2)連接到更多更多的設備，這將得益于物聯(lián)網(wǎng)對蜂窩通信連接需求的持續增長(cháng)?，F在的預測是到2020年將有500億臺通過(guò)蜂窩移動(dòng)通信網(wǎng)絡(luò )連接的設備，雖然現有標準可以滿(mǎn)足這些需求的大部分，但是在3GPP Release 16中的大規模機器類(lèi)別通信（mMTC）的現有規范將發(fā)揮更大的推動(dòng)作用。

3)新的應用模式將廣泛興起，從而激發(fā)對移動(dòng)設備以及蜂窩移動(dòng)通信基礎設施的新要求，例如mMTC支持的低帶寬、低功耗、長(cháng)電池巡航時(shí)間的物聯(lián)網(wǎng)應用，以及高帶寬、低延遲的新一代車(chē)聯(lián)網(wǎng)通信。

4)信息的邊緣解析以及移動(dòng)邊緣計算，這和現有網(wǎng)絡(luò )世界中數據由中心化處理轉向更高效、更低延遲的邊緣處理是一樣的。

盡管前景讓人興奮不已，但是5G對吞吐量、可靠性、普及性和邊緣計算的要求，正在為現有的通信基礎設備帶來(lái)巨大的、新的挑戰，包括：

1)對低延遲和更高數據吞吐量不斷增加的需求，使這些解決方案為了高效處理數據而轉向一種更加優(yōu)化的數據流水線(xiàn)，例如傳輸時(shí)間間隔（TTI）這一重要的時(shí)間單位將從1ms縮短到0.2ms。

2)應用模式和需求的不斷增加意味著(zhù)不可能再是“一種模式打天下”，這將需要一種基于產(chǎn)品或技術(shù)組合的模式，也就是說(shuō)需要在不同的部署模式間盡可能地實(shí)現設計重用的最大化，如從小基站、到宏基站再到Cloud RAN。

3)特別需要的是用靈活性來(lái)滿(mǎn)足新的和未來(lái)出現的應用模式，更直白地說(shuō)就是大家都期望這些解決方案應該做到面向未來(lái)不過(guò)時(shí)，可以適應來(lái)自最終客戶(hù)和運營(yíng)商的新的和未預見(jiàn)到需求。更進(jìn)一步地說(shuō)明就是：這種能夠可編程的、面向未來(lái)的解決方案可以支持改善上市時(shí)間。因而在A(yíng)SIC或SoC流片之前不再必須完全固定設計，在規范最終確定時(shí)可能產(chǎn)生的變化將由可編程硬件的方式來(lái)應對。

Achronix高度可編程的嵌入式FPGA解決方案

諸如Achornix的Speedcore? eFPGA這類(lèi)高度可編程的嵌入式FPGA解決方案可為5G系統帶來(lái)更快的上市時(shí)間。例如，沒(méi)有必要把一款SoC的流片推遲到5G標準最終確立之后，后期發(fā)生的需求變化可以用軟件或者可編程硬件來(lái)解決。這是一種非常強大的優(yōu)勢，可以用來(lái)面對5G早期部署中持續的、甚至不斷增加的壓力，以及一直不斷會(huì )發(fā)生的新標準融合。

與一款獨立的FPGA芯片相比，Speedcore eFPGA提供了獨有的優(yōu)勢：

1)更高的性能。一個(gè)eFPGA是通過(guò)并行的接口直接連接到（沒(méi)有I/O緩沖器）ASIC上的，從而提供了顯著(zhù)更高的數據吞吐量，而延遲可以用一位數的時(shí)鐘周期來(lái)計算。延遲在需要對快速變化的數據流情況進(jìn)行實(shí)時(shí)反應時(shí)是至關(guān)重要的。

2)低功耗：

在一款獨立的FPGA芯片中，可編程的I/O線(xiàn)路占據了總功耗的一半；而一款eFPGA采用直接線(xiàn)路連接到SoC，從整體上消除了大量的可編程I/O緩沖器。

一款eFPGA可以根據最終應用的要求來(lái)準確地選擇規模大小，而且生產(chǎn)工藝技術(shù)也可以用來(lái)對性能和功耗之間的平衡進(jìn)行微調。

3)更低的系統成本：

一款eFPGA的晶粒面積比一款等效的獨立FPGA面積小很多，這是因為可編程的I/O緩沖器、不需要的DSP和存儲單元、以及超出預期的查找表和寄存器都可以被消除掉。

4)更高的系統可靠性和良率。將FPGA功能集成到一款ASIC中，可以改善系統級的信號完整性，并消除了因為在PCB板上安裝獨立FPGA芯片所帶來(lái)的可靠性和良率損失。