基于A(yíng)T697F的某星載有效載荷監控系統設計　

作者 / 張宏財 宣浩 肖文光 中國電子科技集團公司第38研究所 孔徑陣列與空間探測安徽省重點(diǎn)實(shí)驗室(安徽 合肥 230088 )

　　張宏財(1977-)，男，碩士，研究方向：綜合電子技術(shù)方面的設計與開(kāi)發(fā)。

摘要：設計了基于AT697F的某衛星有效載荷的監控系統，詳述了基于AT697F的最小系統設計及各接口設計方案，并討論關(guān)鍵元器件的選型及使用注意事項。該設計實(shí)現的有效載荷的監控系統穩定性好、可靠性高、功耗低。

0 前言

　　目前，隨著(zhù)科學(xué)技術(shù)的進(jìn)步，社會(huì )的發(fā)展和國防建設對衛星的依賴(lài)性越來(lái)越重。衛星系統也越來(lái)越廣泛的應用于國防安全、衛星通信、空間探測、GPRS導航等領(lǐng)域。衛星的需求量也越來(lái)越多，衛星的整體性能要求也越來(lái)越高，同時(shí)整個(gè)衛星平臺及各個(gè)有效載荷對星載監控系統的責任也越來(lái)越重。再加上衛星在軌運行期間經(jīng)歷的空間輻射環(huán)境對星載監控控制系統元器件的性能都有不同程度的損傷，嚴重時(shí)會(huì )引起衛星在軌工作異?；蚬收?。同時(shí)受整個(gè)衛星重量、體積的影響，這就要求整個(gè)系統設備具有體積小、功耗低、重量輕等特點(diǎn)。由于惡劣的空間環(huán)境，星載任務(wù)管理控制系統對星載設備的元器件和材料要求非常高，因此，星載監控系統的元器件和材料的可選擇性有限。

　　本論文從實(shí)際工程應用的角度出發(fā)，以某型號衛星的有效載荷監控系統的任務(wù)需求作為依據進(jìn)行設計。鑒于衛星系統的特點(diǎn)以及運行環(huán)境的苛刻條件，需要設計一種可靠性高、穩定性好、數據處理能力強的載荷監控系統。

1 任務(wù)要求

　　有效載荷監控系統主要的功能實(shí)現上行指令、數據的接收、譯碼和集中處理，具備執行直接、間接、程控指令的功能，實(shí)現遙測、數傳數據的采集、存儲、管理及按照國際空間數據系統咨詢(xún)委員會(huì )(CCSDS)協(xié)議打包下傳。按各分系統數據采集需求，提供和維護總線(xiàn)通訊;具體的功能要求主要包括：

　　1)實(shí)現衛星平臺的1553B通訊，接收衛星平臺的控制參數等命令及傳送工作狀態(tài)參數與衛星平臺;

　　2)實(shí)現和衛星載荷控制器的RS422通訊，接收衛星平臺的秒脈沖對時(shí)信號，并傳送科學(xué)數據與衛星平臺;

　　3)實(shí)現對有效載荷二次電源、前段接收等設備的遙控;

　　4)接收有效載荷各部分的遙測信號，并按指定格式傳送至衛星平臺。

2 系統硬件設計

　　由于本監控系統涉及數據解析、參數計算、數據傳輸等功能，本監控系統電路系統框圖如圖1所示，由MCU控制器、FPGA、SRAM存儲器、FLASH存儲器、1553B接口控制器、與非門(mén)復位及相應的驅動(dòng)電路等組成，系統組成框圖如圖1所示。

3 硬件設計

3.1 MCU選擇及最小系統設計

　　MCU是整個(gè)有效載荷監控系統的核心，其性能影響到整個(gè)系統的處理能力和可以實(shí)現的功能。由于本系統應用在空間環(huán)境中，要求具有高可靠性、抗輻照性能。本系統采用ATMEL公司的宇航級芯片AT697F作為系統的主處理器，AT697F是一款32位的微控制器，具有豐富的外設接口，具有支持FLASH、SRAM、SDRAM和I/O映射空間訪(fǎng)問(wèn)的存儲器控制器，具有兩個(gè)32位的定時(shí)器，一個(gè)看門(mén)狗，三個(gè)串行通信接口，以及8個(gè)外部可編程輸入端口的中斷控制器，16個(gè)通用I/O接口，符合 PCI2.3規范的33 MHz PCI接口，最高工作頻率為100 MHz。只要加上存儲器和與應用相關(guān)的外圍電路(電源和時(shí)鐘源)，就可以構成完整的單板計算機系統。本監控系統基于A(yíng)T697F的最小系統包括AT697F單元、上電復位及看門(mén)狗復位電路單元、存儲器單元及調試電路單元。

3.1.1 MCU系統存儲器系統設計

　　由于A(yíng)T697F內部沒(méi)有存儲空間，設計時(shí)需要外擴存儲器來(lái)實(shí)現程序和數據的存儲。設計中存儲器模塊共包含3種類(lèi)型：2 MB的程序存儲器FLASH、2 MB數據存儲器SRAM和用于EDAC校驗的512 KB的SRAM。FLASH用來(lái)存放系統應用程序，在航天器材目錄中，選用型號為ACT-F512K32N-060P3Q的FLASH存儲器，數據線(xiàn)寬為32 bit，容量為2 MB，滿(mǎn)足監控系統的程序存儲容量要求;SRAM主要用來(lái)暫存數據變量，作為在線(xiàn)仿真調試的系統運行空間，在航天器材目錄中，選用ATMEL公司型號為AT68166H的SRAM存儲器，其數據線(xiàn)寬為32 bit，容量為2 MB，其抗總劑量能力優(yōu)于100 Krad(Si)，抗單粒子閂鎖(SEL)優(yōu)于80 MeV/cm2/mg;EDAC存儲器為防止數據SRAM在空間中發(fā)生單粒翻轉，進(jìn)行檢二糾一校驗，AT697F已經(jīng)將EDAC算法集成在芯片中，在功能配置時(shí)，使能SRAM EDAC即可，選用ATMEL公司(現被Microchip公司收購)型號為AT60142FT的SRAM存儲器，其數據線(xiàn)寬為8 bit，容量為512 KB，其抗總劑量能力優(yōu)于100Krad(Si)，抗單粒子閂鎖(SEL)優(yōu)于70 MeV/cm2/mg。各存儲器通過(guò)地址數據總線(xiàn)掛載在A(yíng)T697F相應的地址空間，FLASH地址空間為：0x00000000~0x0FFFFFFF，SRAM地址空間為：0x40000000~0x401FFFFF，通過(guò)AT697F片選信號控制。連接圖如圖2所示。

3.1.2 MCU系統復位電路設計

　　MCU系統復位電路是單片機系統可靠運行的重要保證，它的作用通過(guò)在單片機復位引腳上產(chǎn)生一定時(shí)間的復位脈寬信號，強制單片機系統復位，使單片機程序重新從FLASH中的0000H位置開(kāi)始取指執行。

　　MCU系統電路中，系統復位主要在兩種情況下發(fā)生：一是在系統加電時(shí)，此時(shí)，系統需要足夠時(shí)間的復位脈寬信號，使單片機能夠從FLASH中的第一條指令開(kāi)始正常執行;二是在系統發(fā)生異常的情況下，造成這種情況，可能是因為外太空復雜的環(huán)境因素，導致單片機內程序計數器(PC)或其它寄存器的數據異常，致使系統無(wú)法繼續正常運行。

　　針對上述兩種情況，MCU電路中設計了由上電復位電路與看門(mén)狗電路共同組成的系統復位電路。具體電路圖如圖3所示。

　　如圖3所示，上電復位電路采用電阻與電容構成的RC電路，利用系統上電過(guò)程中對電容的充電，產(chǎn)生復位電壓信號，上電復位延遲時(shí)間由電阻阻值與電容容值決定。傳輸與控制模塊上電由10 kΩ電阻與15 μF電容組成，延時(shí)RC=75 ms。

　　根據國軍標299C，鉭電容的短路失效模式占76%，開(kāi)路失效模式占13%，參數漂移占11%。如果鉭電容為短路失效模式時(shí)，采用串接兩個(gè)電容的措施，僅使復位延時(shí)時(shí)間加長(cháng)，對性能無(wú)影響。如果鉭電容為短路失效模式時(shí)，MCU不能上電復位，可通過(guò)看門(mén)狗電路進(jìn)行復位。如果鉭電容為參數漂移失效模式時(shí)，上電復位的時(shí)間有所變化，對MCU的正常工作不產(chǎn)生影響。

　　異常情況下，單片機系統的復位由看門(mén)狗電路實(shí)現，系統復位后，看門(mén)狗處于不使能狀態(tài)，通過(guò)設置控制寄存器中的 Watchdog使能位使能看門(mén)狗，在每次下溢時(shí)都能產(chǎn)生一個(gè)外部信號WDOG，這個(gè)信號可以用來(lái)產(chǎn)生系統復位。在計數器到0之前，如果看門(mén)狗計數器更新值被寫(xiě)入到WDOG寄存器，則計數器重新置計數值。

3.2 1553B接口設計

　　為保證有效載荷和衛星平臺間數據能夠正確無(wú)誤的傳輸，并且要有較高的穩定性和可靠性。本有效載荷通過(guò)1553B總線(xiàn)與衛星平臺系統通信，其通信原理如圖所示，接口電路采用航天九院772所的抗輻射1533B接口芯片B65170S6RH，其集成一個(gè)半雙工編碼/解碼器，完整的總線(xiàn)控制協(xié)議，存儲器管理電路和中斷邏輯電路，處理器接口邏輯，提供4 K×16的片內靜態(tài)共享SRAM與處理器總線(xiàn)之間的緩沖接口，為微處理器和1553B總線(xiàn)之間提供了完整、靈活的接口電路。通過(guò)1553B總線(xiàn)有效載荷能夠接入星上系統總線(xiàn)網(wǎng)絡(luò )，作為星上總線(xiàn)中的雷達終端(RT)，通過(guò)1553B總線(xiàn)實(shí)現分布式實(shí)時(shí)通信。

　　本設計中，由于A(yíng)T697F的較多的IO口被復用，數量受限，故1533B接口芯片B65170S6RH，通過(guò)FPGA掛載在A(yíng)T697F的IO地址空間上，地址空間為：0x20000000~0x3FFFFFFF，FPGA根據AT697F的讀寫(xiě)指令，完成AT697F與B65170S6RH之間的接口邏輯轉換，其原理如圖4所示。

　　由于FPGA芯片接口電平為2～3.75 V，設計中采用3.3 V;B65170S6RH接口電平為2～5 V，設計中采用5 V。FPGA發(fā)出的電平信號符合B65170S6RH的信號分辨范圍，能夠被B65170S6RH正確識別，反過(guò)來(lái)，B65170S6RH發(fā)出的電平信號卻不符合FPGA的信號分辨范圍，因此需通過(guò)B54ACS164245SRHF芯片對FPGA芯片和1553B協(xié)議芯片進(jìn)行電平轉換。1553B接口電路原理圖如圖5所示。

3.3 RS422接口的設計

　　有效載荷與衛星平臺通過(guò)LVDS實(shí)現科學(xué)數據傳輸。接口電路采用DS26LV31W-QML。為保證RS422的可靠發(fā)送傳輸，接口做成熱備份形式。具體設計原理如圖6所示。

　　有效載荷與衛星平臺通信通過(guò)RS422實(shí)現秒脈沖對時(shí)的傳輸。接口電路采用DS26LV32W-QML。同樣為保證RS422的可靠接收傳輸，接口做成熱備份形式。具體設計原理如圖7所示。

4 軟件設計

　　有效載荷監控軟件屬于嵌入式軟件，硬件和軟件的聯(lián)系非常緊密，研發(fā)的整個(gè)過(guò)程都需要軟硬件并行交互進(jìn)行。有效載荷監控軟件運行在有效載荷控制器AT697F上，軟件的實(shí)現與系統的處理器的硬件結構、I/O接口、連接的外部設備等都有關(guān)系。有效載荷監控軟件的功能主要有:系統上電自檢及初始化，1553B總線(xiàn)通訊及數據注入管理，解析并產(chǎn)生間接指令，采集遙測數據等。本設計根據有效載荷監控分系統的功能要求，采用模塊化的思想實(shí)現了系統的軟件設計，軟件的流程圖如圖8所示。

5 結論

　　以AT697F為核心的某星載有效載荷的監控系統，通過(guò)對有效載荷電子設備硬件進(jìn)行集成，提高硬件復用程度，優(yōu)化電子系統結構，合理劃分軟硬件功能，降低重量、體積和功耗的同時(shí)也提高了系統的可靠性，有效解決了空間探測任務(wù)所面臨的困難。該技術(shù)提高有效載荷自身性能和可靠性的同時(shí)可顯著(zhù)提高載荷平臺比，延長(cháng)有效載荷的使用壽命。

　　參考文獻：

　　[1]施蕾,劉波,周凱.基于SPARC V8結構處理器的計算機系統設計[J].空間控制技術(shù)與應用.2008(6):46-50

　　[2]曹東坡,胡曉惠,趙軍鎖,等.基于BM3803的星載計算機系統軟件開(kāi)發(fā)及應用[J].計算機工程與設計,2011(2):524-530

　　[3]牛偉.LEON微處理器綜述[J].中國集成電路,2010(2):31-34

　　[4]徐瑞瑞,賴(lài)曉敏,朱新忠,等.星載SpaceWire-1553B總線(xiàn)橋接器設計[J].科學(xué)技術(shù)與工程,2016(6):199-203.

　　[5]宮經(jīng)剛,劉波,華更新.深空探測中的綜合電子技術(shù)研究[J].中國宇航學(xué)會(huì )深空探測技術(shù)專(zhuān)業(yè)委員會(huì )第八屆學(xué)術(shù)年會(huì ).2011:517-521.

　　本文來(lái)源于《電子產(chǎn)品世界》2018年第4期第64頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。