PCB設計中，布局布線(xiàn)有哪些基本原則

　　一、元件布局基本規則

　　1. 按電路模塊進(jìn)行布局，實(shí)現同一功能的相關(guān)電路稱(chēng)為一個(gè)模塊，電路模塊中的元件應采用就近集中原則，同時(shí)數字電路和模擬電路分開(kāi);

　　2.定位孔、標準孔等非安裝孔周?chē)?.27mm 內不得貼裝元、器件，螺釘等安裝孔周?chē)?.5mm(對于M2.5)、4mm(對于M3)內不得貼裝元器件;

　　3. 臥裝電阻、電感(插件)、電解電容等元件的下方避免布過(guò)孔，以免波峰焊后過(guò)孔與元件殼體短路;

　　4. 元器件的外側距板邊的距離為5mm;

　　5. 貼裝元件焊盤(pán)的外側與相鄰插裝元件的外側距離大于2mm;

　　6. 金屬殼體元器件和金屬件(屏蔽盒等)不能與其它元器件相碰，不能緊貼印制線(xiàn)、焊盤(pán)，其間距應大于2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側距板邊的尺寸大于3mm;

　　7. 發(fā)熱元件不能緊鄰導線(xiàn)和熱敏元件;高熱器件要均衡分布;

　　8. 電源插座要盡量布置在印制板的四周，電源插座與其相連的匯流條接線(xiàn)端應布置在同側。特別應注意不要把電源插座及其它焊接連接器布置在連接器之間，以利于這些插座、連接器的焊接及電源線(xiàn)纜設計和扎線(xiàn)。電源插座及焊接連接器的布置間距應考慮方便電源插頭的插拔;

　　9. 其它元器件的布置：

　　所有IC元件單邊對齊，有極性元件極性標示明確，同一印制板上極性標示不得多于兩個(gè)方向，出現兩個(gè)方向時(shí)，兩個(gè)方向互相垂直;

　　10、板面布線(xiàn)應疏密得當，當疏密差別太大時(shí)應以網(wǎng)狀銅箔填充，網(wǎng)格大于8mil(或0.2mm);

　　11、貼片焊盤(pán)上不能有通孔，以免焊膏流失造成元件虛焊。重要信號線(xiàn)不準從插座腳間穿過(guò);

　　12、貼片單邊對齊，字符方向一致，封裝方向一致;

　　13、有極性的器件在以同一板上的極性標示方向盡量保持一致。

　　二、元件布線(xiàn)規則

　　1、畫(huà)定布線(xiàn)區域距PCB板邊≤1mm的區域內，以及安裝孔周?chē)?mm內，禁止布線(xiàn);

　　2、電源線(xiàn)盡可能的寬，不應低于18mil;信號線(xiàn)寬不應低于12mil;cpu入出線(xiàn)不應低于10mil(或8mil);線(xiàn)間距不低于10mil;

　　3、正常過(guò)孔不低于30mil;

　　4、 雙列直插：焊盤(pán)60mil，孔徑40mil;

　　1/4W電阻： 51*55mil(0805表貼);直插時(shí)焊盤(pán)62mil，孔徑42mil;

　　無(wú)極電容： 51*55mil(0805表貼);直插時(shí)焊盤(pán)50mil，孔徑28mil;

　　5、 注意電源線(xiàn)與地線(xiàn)應盡可能呈放射狀，以及信號線(xiàn)不能出現回環(huán)走線(xiàn)。

　　在研制帶處理器的電子產(chǎn)品時(shí)，如何提高抗干擾能力和電磁兼容性?

　　1、下面的一些系統要特別注意抗電磁干擾：

　　(1) 微控制器時(shí)鐘頻率特別高，總線(xiàn)周期特別快的系統。

　　(2) 系統含有大功率，大電流驅動(dòng)電路，如產(chǎn)生火花的繼電器，大電流開(kāi)關(guān)等。

　　(3) 含微弱模擬信號電路以及高精度A/D變換電路的系統。

　　2、為增加系統的抗電磁干擾能力采取如下措施：

　　(1) 選用頻率低的微控制器：

　　選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。

　　(2) 減小信號傳輸中的畸變

　　微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當高，高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個(gè)門(mén)的輸出端通過(guò)一段很長(cháng)線(xiàn)引到輸入阻抗相當高的輸入端，反射問(wèn)題就很?chē)乐?，它?huì )引起信號畸變，增加系統噪聲。當Tpd>Tr時(shí)，就成了一個(gè)傳輸線(xiàn)問(wèn)題，必須考慮信號反射，阻抗匹配等問(wèn)題。

　　信號在印制板上的延遲時(shí)間與引線(xiàn)的特性阻抗有關(guān)，即與印制線(xiàn)路板材料的介電常數有關(guān)?？梢源致缘卣J為，信號在印制板引線(xiàn)的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電話(huà)元件的Tr(標準延遲時(shí)間)為3到18ns之間。

　　在印制線(xiàn)路板上，信號通過(guò)一個(gè)7W的電阻和一段25cm長(cháng)的引線(xiàn)，線(xiàn)上延遲時(shí)間大致在4~20ns之間。也就是說(shuō)，信號在印刷線(xiàn)路上的引線(xiàn)越短越好，最長(cháng)不宜超過(guò)25cm。而且過(guò)孔數目也應盡量少，最好不多于2個(gè)。

　　當信號的上升時(shí)間快于信號延遲時(shí)間，就要按照快電子學(xué)處理。此時(shí)要考慮傳輸線(xiàn)的阻抗匹配，對于一塊印刷線(xiàn)路板上的集成塊之間的信號傳輸，要避免出現Td>Trd的情況，印刷線(xiàn)路板越大系統的速度就越不能太快。