怎樣才能設計一個(gè)好的射頻電路，這些地方值得你注意

　　【3】射頻PCB設計的EMC規范

　　1 層分布

　　1.1 雙面板，頂層為信號層，底面為地平面。

　　1.2 四層板，頂層為信號層，第二層為地平面，第三層走電源、控制線(xiàn)。特殊情況下(如 射頻信號線(xiàn)要穿過(guò)屏蔽壁)，在第三層要走一些射頻信號線(xiàn)。每層均要求大面積敷地。

　　1.2 四層板，頂層為信號層，第二層為地平面，第三層走電源、控制線(xiàn)。特殊情況下(如 射頻信號線(xiàn)要穿過(guò)屏蔽壁)，在第三層要走一些射頻信號線(xiàn)。每層均要求大面積敷地。

　　2 接地

　　2.1 大面積接地 為減少地平面的阻抗，達到良好的接地效果，建議遵守以下要求： a) 射頻 PCB 的接地要求大面積接地; b) 在微帶印制電路中，底面為接地面，必須確保光滑平整; c) 要將地的接觸面鍍金或鍍銀，導電良好，以降低地線(xiàn)最抗; d) 使用緊固螺釘，使其與屏蔽腔體緊密結合，緊固螺釘的間距小于λ/20(依具體情 況而定)。

　　2.2 分組就近接地 按照電路的結構分布和電流的大小將整個(gè)電路分為成相對獨立的幾組，各組電路就 近接地形成回路，要調整各組內高頻濾波電容方向，縮小電源回路。注意接地線(xiàn)要短而直， 禁止交叉重疊，減少公共地阻抗所產(chǎn)生的干擾。

　　2.3 射頻器件的接地 表面貼射頻器件和濾波電容需要接地時(shí)，為減少器件接地電感，要求： a) 至少要有 2 根線(xiàn)接鋪地銅箔; b) 用至少 2 個(gè)金屬化過(guò)孔在器件管腳旁就近接地。 c) 增大過(guò)孔孔徑和并聯(lián)若干過(guò)孔。 d) 有些元件的底部是接地的金屬殼，要在元件的投影區內加一些接地孔，表面層 不得布線(xiàn)。

　　2.4 微帶電路的接地 微帶印制電路的終端單一接地孔直徑必須大于微帶線(xiàn)寬，或采用終端大量成排密布小孔 的方式接地。

　　2.5 接地工藝性要求

　　a) 在工藝允許的前提下，可縮短焊盤(pán)與過(guò)孔之間的距離;

　　b) 在工藝允許的前提下，接地的大焊盤(pán)可直接蓋在至少 6 個(gè)接地過(guò)孔上(具體數量因 焊盤(pán)大小而異);

　　c) 接地線(xiàn)需要走一定的距離時(shí)，應縮短走線(xiàn)長(cháng)度，禁止超過(guò)λ/20，以防止天線(xiàn)效應 導致信號輻射;

　　d) 除特殊用途外，不得有孤立銅箔，銅箔上一定要加地線(xiàn)過(guò)孔;

　　e) 禁止地線(xiàn)銅箔上伸出終端開(kāi)路的線(xiàn)頭。

　　3 屏蔽

　　3.1 射頻信號可以在空氣介質(zhì)中輻射?？臻g距離越大，工作頻率越低，輸入輸出端的寄 生耦合就越小，隔離度則越大。PCB 典型的空間隔離度約為 50dB。

　　3.2 敏感電路和強烈輻射源電路要加屏蔽，但如果設計加工有難度時(shí)(如空間或成本限 制等)，可不加，但要做試驗最終決定。這些電路有：

　　a) 接收電路前端是敏感電路，信號很小，要采用屏蔽。

　　b) 對射頻單元和中頻單元須加屏蔽。接收通道中頻信號會(huì )對射頻信號產(chǎn)生較大干擾， 反之，發(fā)射通道的射頻信號對中頻信號也會(huì )造成輻射干擾。

　　c) 振蕩電路：強烈輻射源，對本振源要單獨屏蔽，由于本振電平較高，對其他單元形 成較大的輻射干擾。

　　d) 功放及天饋電路：強烈輻射源，信號很強，要屏蔽。

　　e) 數字信號處理電路：強烈輻射源，高速數字信號的陡峭的上下沿會(huì )對模擬的射頻信 號產(chǎn)生干擾。

　　f) 級聯(lián)放大電路：總增益可能會(huì )超過(guò)輸出到輸入端的空間隔離度，這樣就滿(mǎn)足了振蕩 條件之一，電路可能自激。如果腔體內的電路同頻增益超過(guò) 30-50dB，必須在 PCB 板 上焊接或安裝金屬屏蔽板，增加隔離度。實(shí)際設計時(shí)要綜合考慮頻率、功率、增益情況 決定是否加屏蔽板。

　　g) 級聯(lián)的濾波、開(kāi)關(guān)、衰減電路：在同一個(gè)屏蔽腔內，級聯(lián)濾波電路的帶外衰減、級 聯(lián)開(kāi)關(guān)電路的隔離度、級聯(lián)衰減電路的衰減量必須小于 30-50dB。如果超過(guò)這個(gè)值， 必須在 PCB 板上焊接或安裝金屬屏蔽板，增加隔離度。實(shí)際設計時(shí)要綜合考慮頻率、功 率、增益情況決定是否加屏蔽板。

　　h) 收發(fā)單元混排時(shí)應屏蔽。

　　i) 數?；炫艜r(shí)，對時(shí)鐘線(xiàn)要包地銅皮隔離或屏蔽。

　　4 屏蔽材料和方法

　　4.1 常用的屏蔽材料均為高導電性能材料，如銅板、銅箔、鋁板、鋁箔。鋼板或金屬鍍 層、導電涂層等。

　　4.2 靜電屏蔽主要用于防止靜電場(chǎng)和恒定磁場(chǎng)的影響。應注意兩個(gè)基本要點(diǎn)，即完善的 屏蔽體和良好的接地性。

　　4.3 電磁屏蔽主要用于防止交變磁場(chǎng)或交變電磁場(chǎng)的影響，要求屏蔽體具有良好的導電 連續性，屏蔽體必須與電路接在共同的地參考平面上，要求 PCB 中屏蔽地與被屏蔽電路地要 盡量的接近。

　　4.4 對某些敏感電路，有強烈輻射源的電路可以設計一個(gè)在 PCB 上焊接的屏蔽腔，PCB 在 設計時(shí)要加上“過(guò)孔屏蔽墻”，就是在 PCB 上與屏蔽腔壁緊貼的部位加上接地的過(guò)孔。要求 如下：

　　a) 有兩排以上的過(guò)孔;

　　b) 兩排過(guò)孔相互錯開(kāi);

　　c) 同一排的過(guò)孔間距要小于λ/20;

　　d) 接地的 PCB 銅箔與屏蔽腔壁壓接的部位禁止有阻焊。

　　4.5 射頻信號線(xiàn)在頂層穿過(guò)屏蔽壁時(shí)，要在屏蔽腔相應位置開(kāi)一個(gè)槽門(mén)，門(mén)高大于 0.5mm, 門(mén)寬要保證安裝屏蔽壁后信號線(xiàn)與屏蔽體間的距離大于 1mm。

　　5 屏蔽罩設計

　　5.1 金屬屏蔽腔的基本結構

　　5.1.1 此類(lèi)屏蔽罩被廣泛使用，如圖 27。材料一般為薄的鋁合金，制造工藝一般采用沖 壓折彎或壓力鑄造工藝，這種屏蔽罩有較多的螺釘孔，便于螺釘固定。部分需鋁合金蓋子和 吸波材料增強屏蔽性能。射頻 PCB 需裝在屏蔽腔內，要選擇合適的屏蔽腔尺寸，使其最低 諧振頻率遠高于工作頻率，最好 10 倍以上，詳見(jiàn)附錄 G“金屬屏蔽腔的尺寸設計”。

　　5.1.2 屏蔽腔的高度一般為第一層介質(zhì)厚度 15-20 倍或以上，在屏蔽腔面積一定時(shí)，要 提高屏蔽腔的最低諧振頻率，需增加長(cháng)寬比，避免正方形的腔體，如圖 。

　　5.2 金屬屏蔽腔對 PCB 布局的工藝要求

　　5.2.1 屏蔽罩與 PCB 板接觸的罩體設計時(shí)應考慮 PCB bottom 面的器件高度，特別是插 件器件引腳伸出的高度。

　　5.2.2 需考慮螺絲禁布區的大小，防止組裝時(shí)損壞表層線(xiàn)路或器件。射頻功放板由于結 構尺寸的限制，其單板尺寸相對較小，故一般要求螺釘安裝空間(禁布區)至少在安裝孔焊 盤(pán)外側。螺釘安裝空間見(jiàn)表 5

　　.5.2.3 金屬屏蔽罩自身成本和裝配成本很貴，并且外形不規則的金屬屏蔽罩在制造時(shí)很 難保證高精度和高平整性，又使元器件布局受到一些限制;金屬屏蔽罩不利于元器件更換和 故障定位。

　　5.2.4 盡可能保證屏蔽罩的完整非常重要，進(jìn)入金屬屏蔽罩的數字信號線(xiàn)應該盡可能走 內層，RF 信號線(xiàn)可以從金屬屏蔽罩底部的小缺口和地缺口處的布線(xiàn)層上走出去，不過(guò)缺口 處周?chē)M可能地多布一些地，不同層上的地可通過(guò)多個(gè)過(guò)孔連在一起。

　　5.2.5 為保證裝配和返修，金屬屏蔽罩周?chē)?mm范圍內不能有超過(guò)其高度的器件，Chip 小器件到屏蔽罩的距離應該2mm以上，其它器件距離要求3mm以上，并且放置朝向最好 符合方便維修方向。

　　5.2.6 金屬屏蔽罩內部不能有超過(guò)其高度的器件，并且器件頂部到屏蔽罩面的距離要符 合安全規范要求。

　　5.2.7 需考慮 SMA 微帶插座與 PCB 板接觸時(shí)的高度匹配，否則焊接可靠性存在影響。 如圖29所示，設計時(shí)須考慮PCB板厚的公差(±10%)，金屬屏蔽腔的加工誤差(±0.05mm)。 建議 SMA 微帶插座與 PCB 板的高度間隙不超過(guò) 0.5mm，插座與焊盤(pán)不允許有明顯偏差。

　　5.2.8 由于功放板設計的特殊情況，容許 2 塊單板之間信號穿過(guò)屏蔽罩，并用飛線(xiàn)連接， 如圖

　　【4】射頻走線(xiàn)與地

　　舉個(gè)例子來(lái)說(shuō)吧。我們將對多層電路板進(jìn)行射頻線(xiàn)仿真，為了更好的做出對比，將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對比;表層未鋪地的PCB文件如下圖1所示(兩種線(xiàn)寬):

　　圖1a：線(xiàn)寬0.1016 mm的射頻線(xiàn)(表層鋪地前)

　　圖1b：線(xiàn)寬0.35 mm的射頻線(xiàn)(表層鋪地前)

　　圖1：表層未鋪過(guò)地的PCB

　　首先將線(xiàn)寬不同的兩塊板(表層鋪地前)由ALLEGRO導入SIWAVE，在目標線(xiàn)上加入50Ω端口。針對不同線(xiàn)寬0.1016mm和0.35mm， 我們的仿真結果如圖2所示，圖中顯示的曲線(xiàn)是S21，仿真頻率范圍為800MHz-1GHz。

　　圖2a：表層未鋪地的S21 (線(xiàn)寬0.1016mm)

　　圖2b：表層未鋪地的S21 (線(xiàn)寬0.35mm)

　　圖2：表層未鋪地的S21

　　由圖中可以看到，在800MHz-1GHz的范圍內，仿真的數據展示為小數點(diǎn)后一到兩位的數量級，0.35mm的損耗要比0.1016mm的線(xiàn)小一個(gè)數量 級，這是因為0.35mm的線(xiàn)寬在該板的層疊條件下其特征阻抗接近50Ω。 因此間接驗證了我們所做的阻抗計算(用線(xiàn)寬約束)是有一定作用的。