解讀多間隔脈沖信號連接器電路

　　單片機應用系統工作時(shí)，除了進(jìn)入系統正常的初始化之外，當由于程序運行出錯或操作錯誤使系統處于死鎖狀態(tài)時(shí)，為擺脫困境，也需按復位鍵以重新啟動(dòng)。所以系統的復位電路必須準確、可靠地工作。單片機的復位都是靠外部電路實(shí)現的，在時(shí)鐘電路工作后，只要在單片機的RST引腳上出現24個(gè)時(shí)鐘振蕩脈沖（即2個(gè)機器周期）以上的高電平，單片機便實(shí)現初始化狀態(tài)復位。為了保證應用系統可靠地復位，系統采用按鍵電平復位方式。

　　單片機AT89S52的P1口與液晶顯示模塊LCD1602的數據端口相連，P3.2控制液晶模塊的讀寫(xiě)；對比度調整端連接一個(gè)10 kΩ的可調電阻，用來(lái)調整液晶顯示亮度。另外，單片機的P2口與CPLD的8個(gè)I/O口相連，以進(jìn)行數據傳輸，其電路設計如圖2所示。

　　CPLD電路設計

　　晶振是為處理器提供頻率基準的元器件，屬于系統不可或缺的一部分。通常分為有源晶振和無(wú)源晶振兩個(gè)大類(lèi)，無(wú)源晶振要求芯片內部有震蕩器，并且其信號電壓根據起振電路而定，允許不同的電壓，但無(wú)源晶振通常信號質(zhì)量和精度較差，需要精確的匹配外圍電路，如需更換晶振要同時(shí)更換外圍電路。有源晶振不需要芯片的內部振蕩器，可以提供高精度的頻率基準，信號質(zhì)量也較無(wú)源晶振要好。

　　EPM7128SLC84需要提供外部時(shí)鐘信號，由于CPLD對時(shí)鐘精度要求甚高，通過(guò)前面的分析可知有源晶振的通信質(zhì)量和精度較無(wú)源晶振高，所以采用1.000 MHz的有源晶體振蕩器，電路的輸出端口與處理器EPM7128SLC84的GCKL1連接，其具體電路設計如圖3所示。