AVR單片機硬件電路設計方法詳解 —電路圖天天讀（107）

　　Mega16已經(jīng)內置了上電復位設計。并且在熔絲位里，可以控制復位時(shí)的額外時(shí)間，故AVR外部的復位線(xiàn)路在上電時(shí)，可以設計得很簡(jiǎn)單：直接拉一只10K的電阻到VCC即可 （R0）。為了可靠，再加上一只0.1uF的電容（C0）以消除干擾、雜波。D3（1N4148）的作用有兩個(gè)：作用一是將復位輸入的最高電壓鉗在 Vcc+0.5V 左右，另一作用是系統斷電時(shí)，將R0（10K）電阻短路，讓C0快速放電，讓下一次來(lái)電時(shí)，能產(chǎn)生有效的復位。當AVR在工作時(shí)，按下S0開(kāi)關(guān)時(shí)，復位腳變成低電平，觸發(fā)AVR芯片復位。

　　重要說(shuō)明：實(shí)際應用時(shí)，如果你不需要復位按鈕，復位腳可以不接任何的零件，AVR芯片也能穩定工作。即這部分不需要任何的外圍零件。

　　晶振電路的設計

　　Mega16已經(jīng)內置RC振蕩線(xiàn)路，可以產(chǎn)生1M、2M、4M、8M的振蕩頻率。不過(guò)，內置的畢竟是RC振蕩，在一些要求較高的場(chǎng)合，比如要與RS232通信需要比較精確的波特率時(shí)，建議使用外部的晶振線(xiàn)路。

　　早期的90S系列，晶振兩端均需要接22pF左右的電容。Mega系列實(shí)際使用時(shí)，這兩只小電容不接也能正常工作。不過(guò)為了線(xiàn)路的規范化，我們仍建議接上。

　　重要說(shuō)明：實(shí)際應用時(shí)，如果你不需要太高精度的頻率，可以使用內部RC振蕩。即這部分不需要任何的外圍零件。

　　AD轉換濾波線(xiàn)路的設計

　　為減小AD轉換的電源干擾，Mega16芯片有獨立的AD電源供電。官方文檔推薦在VCC串上一只10uH的電感（L1），然后接一只0.1uF的電容到地（C3）。

　　Mega16內帶2.56V標準參考電壓。也可以從外面輸入參考電壓，比如在外面使用TL431基準電壓源。不過(guò)一般的應用使用內部自帶的參考電壓已經(jīng)足夠。習慣上在A(yíng)REF腳接一只0.1uF的電容到地（C4）。

　　重要說(shuō)明：實(shí)際應用時(shí)，如果你想簡(jiǎn)化線(xiàn)路，可以將AVCC直接接到VCC，AREF懸空。即這部分不需要任何的外圍零件。

　　ISP下載接口設計

　　ISP下載接口，不需要任何的外圍零件。使用雙排2＊5插座。由于沒(méi)有外圍零件，故PB5（MOSI）、PB6（MISO）、PB7（SCK）、復位腳仍可以正常使用，不受ISP的干擾。

　　重要說(shuō)明：實(shí)際應用時(shí)，如果你想簡(jiǎn)化零件，可以不焊接2＊5座。但在PCB設計時(shí)最好保留這個(gè)空位，以便以后升級AVR內的軟件。

　　JTAG仿真接口設計

　　仿真接口也是使用雙排2＊5插座。需要四只10K的上拉電阻。

　　重要說(shuō)明：實(shí)際應用時(shí)，如果你不想使用JTAG仿真，并且不想受四只10K的上拉電阻的影響，可以將JP1－JP4斷開(kāi)。

　　電源設計

　　AVR單片機最常用的是5V與3.3V兩種電壓。本線(xiàn)路以開(kāi)關(guān)切換兩種電壓，并且以雙色二極管指示（5V時(shí)為綠燈，3.3V時(shí)為紅燈）。二極管D1防止用戶(hù)插錯電源極性。D2可以允許用戶(hù)將電壓倒灌入此電路內，不會(huì )損壞1117－ADJ。

　　1117－ADJ的特性為1腳會(huì )有50uA的電流輸出，1－2腳會(huì )有1.25V電壓。利用這個(gè)特點(diǎn)，可以計算出輸出電壓：當 SW開(kāi)關(guān)打向左邊時(shí)，R6上的電流為 1.25/0.33 = 3.78ma 。R8上的電流為1117－ADJ 1腳電流加上R6上的電流，即0.05+3.78=3.83ma. 可以計算得R8上的電壓為3.84V。 于是得出VCC=1.25+3.83=5.08V。誤差在2%以?xún)?。?SW開(kāi)關(guān)打向右邊時(shí)，R6上的電流為 1.25/0.62 = 2.02ma 。R8上的電流為1117－ADJ 1腳電流加上R6上的電流，即0.05+2.02=2.07ma. 可以計算得R8上的電壓為2.07V。 于是得出VCC=1.25+2.07=3.32V。誤差在1%以?xún)?。使?%精度的電阻，可以控制整個(gè)輸出電壓誤差在3%以?xún)取?/p>

　　----------------------------------------

　　FPGA資料集錦——那些年，我們?yōu)橹d狂的FPGA設計