<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 模擬視頻監控采集電路設計—電路圖天天讀(300)

模擬視頻監控采集電路設計—電路圖天天讀(300)

作者: 時(shí)間:2017-10-27 來(lái)源:網(wǎng)絡(luò ) 收藏

  該系統可以完成圖像的采集、處理和顯示,從而實(shí)現目標識別與跟蹤的智能信號處理。該系統是對攝像機數字,模擬兩路視頻數據進(jìn)行采集,處理后通過(guò)PCI總線(xiàn)在PC機上顯示出來(lái)。

本文引用地址:http://dyxdggzs.com/article/201710/368954.htm

  視頻模塊

  攝像機提供兩路視頻信號:一路,一路數字視頻。

  信號經(jīng)過(guò)鉗位校正、放大后,將信號送入到A/D轉換器,再經(jīng)FPGA鎖存后將視頻信號發(fā)送給DSP1;經(jīng)視頻同步分離電路,由LM1881分離出的行、場(chǎng)同步信號,用于控制視頻數據采集到DSP1,以便進(jìn)行圖像處理。鉗位校正、視頻同步電路如圖1所示。模擬視頻經(jīng)運放輸入,將中心電平調到3.3V,加到 A/D輸入端。A/D轉換后的數據進(jìn)入FPGA鎖存。運放均采用ADI公司的AD8047AR,A/D轉換器采用ADI公司的AD9050。AD9050 為10位A/D轉換器,取其高8位進(jìn)入FPGA。采樣時(shí)鐘12MHz,與數字視頻信號相同。由FPGA對48MHz時(shí)鐘四分頻產(chǎn)生。

  圖1 模擬視頻輸入轉換電路

  攝像機的數字視頻信號為14對差分信號,經(jīng)FPGA將差分信號轉換為單端信號,并鎖存數據。每個(gè)象素14位,每幀320×240。

  FPGA采用ALTERA公司的CYCLONE系列EP1C3T144C-6,配置芯片采用EPC2LC20。EP1C3T144C-6具有將差分信號轉單端信號的專(zhuān)用I/O口。鎖存在FPGA的數字,模擬兩路視頻信號根據工作模式選擇輸出到DSP1數據總線(xiàn)上,由DSP1讀入處理,數據速率與模擬視頻的采樣速率,數字視頻的數據速率相同。工作模式選擇,開(kāi)關(guān)控制通過(guò)PIC9054引入到FPGA。

  DSP處理器模塊

  DSP處理器陣列模塊主要由4片高速高性能的DSP處理芯片ADSP-TS201S組成多DSP處理器系統,ADSP-TS201S性能如下:

  基本性能指標如下:

  ● 600MHz運行速度時(shí),內核指令周期1.67ns

  ● 24M bits片上DRAM,分為6個(gè)4M bits塊(128K words X 32 bits)

  ● 片內雙運算模塊,每個(gè)都包含一個(gè)ALU、一個(gè)乘法器、一個(gè)移位器和一個(gè)寄存器組

  ● 雙整數ALU提供數據尋址和指針操作功能

  ● 片內提供14通道DMA、外部口、4個(gè)鏈路口、SDRAM控制器、可編程標志引腳、2個(gè)定時(shí)器

  ● 片上仲裁系統可實(shí)現8個(gè)TigerSHARC DSP的無(wú)縫連接

  ● 內部3條互相獨立的128位總線(xiàn)

  ● 外部數據總線(xiàn)64位,地址總線(xiàn)32位

  ● 每秒48億次40位寬的MAC運算或每秒12億次80位寬的MAC運算;1024點(diǎn)復數FFT(基2)時(shí)間15.7us

  ● 外部端口 1G字節每秒;鏈路口(每個(gè))1G字節每秒

  DSP處理器陣列模塊中DSP1是用來(lái)整理所收集到的視頻信號,并進(jìn)行相應的預處理后,將數據分發(fā)送到后面的DSP,進(jìn)行進(jìn)一步的處理。

  DSP1并行口應接FPGA輸出的視頻數據,還要接FLASH,完成DSP加載。DSP1的IRQ0,IRQ1分別作視頻輸入的幀中斷和行中斷,接到FPGA。其連接電路如下圖3所示。

  

  圖2DSP1與FPGA,FLASH 連接圖

  矩陣切換器電路

  下面介紹的是容量為32路音視頻的監控,為簡(jiǎn)化設計,及調試、安裝、升級等的方便,32路音視頻不在一塊PCB板上處理,而是分成4塊子板,每塊子板處N8路音視頻,實(shí)現8路音視頻通道的8選1輸出功能,即4塊子板組成一個(gè)矩陣切換器,在同一時(shí)間實(shí)現32選4輸出功能。每塊子板的電路圖如圖3所示。

  

圖3 矩陣切換器電路

  在圖中,J1…J8為繼電器線(xiàn)圈,用雙刀雙擲繼電器J4078實(shí)現音視頻的同時(shí)切換。J11、J12為跳線(xiàn)插座,該跳線(xiàn)為子板設置地址,當設置的子板地址與主控制器的子板選擇地址(A0、A1、A2)相同時(shí),該子板塊的4099處于工作狀態(tài),這時(shí),再通過(guò)主控制器的通道選擇指令(cmd0、 cmd1、cmd2)使J1…J8中任一繼電器完成切換動(dòng)作,實(shí)現某一路音視頻的同時(shí)選通。

  語(yǔ)音與處理電路

  因為要采集教室各個(gè)位置(一般在20~50m2范圍內)的語(yǔ)音信號,使用普通的話(huà)筒放大電路顯然達不到要求。本系統采用對數放大電路進(jìn)行語(yǔ)音放大,比較清晰地采集到了50m2范圍內各個(gè)位置的語(yǔ)音信號。設計的對數放大電路如圖所示。IC2為運算放大器,系統選用LM358實(shí)現二級運算放大。

  
圖4 語(yǔ)音與處理電路

  利用傳感技術(shù)和電子技術(shù)系統設計思路簡(jiǎn)單、成本低廉、方便實(shí)用。對提高學(xué)生自主學(xué)習的自覺(jué)性,監控自主學(xué)習設備和軟件平臺運行情況,防止人為破壞造成的不必要損失,提高設備運行的穩定性和可靠性等起到了非常重要的作用。

  編輯點(diǎn)評:本文簡(jiǎn)單介紹了模擬采集電路的設計,模擬視頻信號經(jīng)過(guò)鉗位校正、放大后,將信號送入到A/D轉換器,再經(jīng)FPGA鎖存后將視頻信號發(fā)送給DSP1。能夠完成圖像的高速處理,實(shí)現圖像的實(shí)時(shí)顯示,目標跟蹤。在實(shí)際應用中該系統工作穩定,達到預想效果。
電子發(fā)燒友《安防技術(shù)特刊》,更多優(yōu)質(zhì)內容,馬上下載閱覽



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>