智能微網(wǎng)保護裝置新平臺技術(shù)設計

　　隨著(zhù)電網(wǎng)規模的不斷擴大，電力系統也逐步提高了對電能質(zhì)量和可靠性方面的要求。世界范圍內發(fā)生了多次影響范圍極大的停電事件，暴露出了超大規模電力系統內分布式電源與大電網(wǎng)之間的矛盾。微網(wǎng)的出現可以解決分布式電源并網(wǎng)給大電網(wǎng)帶來(lái)的問(wèn)題，平時(shí)作為分布式電源與大電網(wǎng)并網(wǎng)運行，但是當故障發(fā)生時(shí)，微網(wǎng)可以孤島運行，從有問(wèn)題的主網(wǎng)上脫離，獨立為負荷供電。

　　智能微網(wǎng)是通過(guò)集成的通信體系、高級的分析技術(shù)、先進(jìn)的控制技術(shù)來(lái)實(shí)現的。微網(wǎng)保護應采用廣域保護的模式，由中央單元和就地單元兩部分組成。在微網(wǎng)主控制室安裝的中央單元可以提供全站保護，而在每個(gè)開(kāi)關(guān)處安裝就地處理單元完成交流量和開(kāi)關(guān)量的采集。

　　針對智能微網(wǎng)保護方式，大量的數據被采集到中央單元，進(jìn)行匯總計算，同一時(shí)刻的數據必須保證在相同的采樣周期得到處理，而不被延遲。復雜的控制原理和保護技術(shù)，要求快速響應的通訊機制，都需要有強有力的硬件平臺的保障。

　　針對線(xiàn)路或者變壓器的單一對象的傳統的保護裝置已不能滿(mǎn)足廣域保護的模式，新一代平臺對計算、通訊能力有了更高的要求，同時(shí)也提出了對應用不同的小系統方面適用性與易用性的需求。本文提出的系統設計可廣泛應用于智能微網(wǎng)保護裝置，并具有實(shí)際操作性。

　　1、設計原則

　　智能微網(wǎng)保護裝置的新平臺的設計原則如下：

　　1.1 廣域保護方案

　　在廣域保護方案中，主保護為智能微網(wǎng)保護中央單元，完成微網(wǎng)區域內的線(xiàn)路和母線(xiàn)保護。主保護的邏輯計算來(lái)源于就地單元上送的數據，并根據計算的結果對就地單元發(fā)送控制命令。智能終端主要完成就地開(kāi)關(guān)信息、交流量的采集以及中央單元下發(fā)的控制命令的執行。

　　智能微網(wǎng)的保護模塊眾多，定值數量大，采集的開(kāi)關(guān)量輸入、模擬量輸入與開(kāi)關(guān)量輸出的數量都遠大于一套普通的保護裝置，因此對保護中央單元的計算處理能力、通訊傳輸能力和數據存儲能力都提出了高規格的要求。

　　相對于由多臺裝置共同完成全套保護功能的方案來(lái)說(shuō)，本文提出了單臺8U裝置完成全套保護功能的系統設計方案。這樣做可以使數據更為集中，效率更高，成本降低的同時(shí)也省去組屏和接線(xiàn)的繁復工作，有利于調試和維護工作。

　　1.2 主處理器選型

　　主處理器采用Freescale公司45納米QorIQ系列的P2020，有優(yōu)異的單線(xiàn)程性能功耗比，適用于網(wǎng)絡(luò )、電信、軍事以及工業(yè)市場(chǎng)中的各種應用。該通信處理器具有兩個(gè)高性能Power Architecture e500內核，每個(gè)內核的運行頻率為1.33GHz，自帶32KBL1緩存、512KBL2緩存，支持32/64位DDR2和DDR3，同時(shí)支持糾錯碼。

　　P2020的外設豐富，帶有4個(gè)高達3.125GHz的SerDes、兩個(gè)PCIExpress接口、兩個(gè)SerialRapidIO接口、兩個(gè) SGMII接口、兩個(gè)高速USB控制器。作為主保護最核心的部分，此款處理器提供了一個(gè)強大的硬件平臺，特別適用于通信高度集成與大規模數據處理，為智能微網(wǎng)保護提供充足的資源保障，并且為今后的擴展預留有較大的提升空間。

　　1.3 數據總線(xiàn)設計

　　智能微網(wǎng)保護處理的GOOSE與SV數據總量是巨大的，但不同小系統處理的數據量是不同的，需要根據需求來(lái)配置不同數量的插件。各個(gè)插件采集的數據都通過(guò)相同的接口由數據總線(xiàn)上送主處理器處，這就要求該數據總線(xiàn)具有高速、共享、可配置的特性。無(wú)論應用于數字化變電站或是傳統變電站，數據總線(xiàn)上的智能插件都要求配置靈活，并具有可擴展性。

　　數據總線(xiàn)由FPGA加上MLVDS的方式構成：FPGA采用Xilinx公司Spartan-6系列的XC6SLX25T芯片，它集成了24051個(gè)邏輯單元，936Kbits的RAM塊，以及38個(gè)DSP48A1單元，內置1路PCI-E硬核；MLVDS芯片采用TI公司的SN65MLVD080芯片，可提供8路半雙工的250Mbit的物理通道［3］。

　　每個(gè)插件都配有FPGA和MLVDS芯片，FPGA進(jìn)行數據編碼與解碼的工作，SN65MLVD080在總線(xiàn)板上組成的總線(xiàn)方式的物理通道，將主處理器與GOOSE、SV插件的數據相互傳輸。這樣的硬件平臺設計使得保護的適應性增強，具有很高的冗余度。

　　1.4 軟硬件可靠性設計

　　可靠性在軟硬件2個(gè)方面都有考慮，確保裝置的正確運行。軟件方面主要是對關(guān)鍵電路與核心器件進(jìn)行監測，包括：開(kāi)入、開(kāi)出返讀，電源狀態(tài)監視，A/D基準判斷，內存（RAM）與定制區（EEPROM）的正反碼CRC校驗等。發(fā)現任何問(wèn)題，都會(huì )立即閉鎖出口繼電器，發(fā)出告警信號，并生成事件記錄上送。

　　硬件方面從器件的選擇和回路的雙重化配置來(lái)保障可靠性：所有設計都采用工業(yè)級器件，并充分考慮降額應用，降低其發(fā)熱和功耗，控制元器件的失效率，延長(cháng)其有效生命周期。采用雙電源、雙采樣等冗余設計，防止關(guān)鍵電路上的失效影響了整體運行，雙CPU互為閉鎖出口回路減少了單一元器件失效而造成的誤動(dòng)。

　　2、硬件設計

　　2.1 總體架構

　　所有插件均為標準4U高度規格，采用背插式結構通過(guò)總線(xiàn)板安裝在機箱中。根據數字化站或者常規站的不同配置可以選擇不同的機箱高度來(lái)配置更多的插件，如標準19英寸4U機箱或者8U機箱。無(wú)論是4U機箱還是8U機箱，電源插件、主CPU插件、顯示通訊插件都是標準配置，智能ADC插件、智能I/O插件、交流插件、SV/GOOSE插件都是根據功能需求選配。

　　裝置正面配置一塊5.7寸320×240點(diǎn)陣TFT液晶，輔以按鍵和點(diǎn)燈信號用來(lái)完成良好的人機交換界面。裝置的整體硬件結構如圖1所示。

　　圖1 整體硬件結構圖

　　2.2 主CPU插件設計

　　主CPU插件主要需要完成模擬量的采樣、計算，保護邏輯的判斷，開(kāi)入的讀取、出口控制，各種記錄保存等功能。在滿(mǎn)足這些功能的前提條件是穩定可靠的系統設計，為了應對難以預測的各種突發(fā)狀況，系統要具有冗余性。

　　主處理器P2020的雙核并行處理可以滿(mǎn)足這些需求，CPU的兩個(gè)內核獨立運行，又相互監視，起到雙重閉鎖的功能，保證系統的可靠性。

　　在功能劃分上，core0負責邏輯運算與記錄保存，core1負責與外部通訊、傳輸數據與開(kāi)關(guān)量接口工作，包括FPGA、千兆以太網(wǎng)、串行接口等。

　　P2020是一款高性能帶有雙精度浮點(diǎn)計算能力的處理器，特別適合保護邏輯計算；豐富的外設接口可以與多種設備高速連接，可以滿(mǎn)足大容量數據吞吐。

　　除了處理器自帶的cache和sram，板上還為CPU外擴了1GBDDR2和128MBNORFLASH，這些大容量?jì)却姹ＷC了有足夠的數據空間和代碼空間提供給智能微網(wǎng)保護；另外還預留有NANDFLASH與SPIFLASH的擴展位置，便于保存錄波數據與整定定值。

　　在本系統中P2020用到的高速接口有3路千兆以太網(wǎng)口和1路PCI-E接口，其中PCI-E接口用于與FPGA自帶的PCI-E接口相連，最高速度2.5Gb/s，可以滿(mǎn)足數字化站下的數據流量需求。

　　為了提高板間數據交換速率，同時(shí)兼顧適應性和兼容性，使用到了MLVDS通訊技術(shù)。MLVDS總線(xiàn)是專(zhuān)門(mén)應用于背板或多點(diǎn)電纜的LVDS技術(shù)的一個(gè)新系列，繼承了LVDS低壓差分的信號特性，通過(guò)更改輸出幅度和輸出數據的壓擺率，減小了電磁干擾帶來(lái)的問(wèn)題。

　　2片MLVDS芯片多達16路通道，其中每一路MLVDS都可以達到125Mb/s，組成的數據總線(xiàn)最大支持2Gb/s的數據流量。每路通道都可以獨立控制收發(fā)方向，根據邏輯劃分可定義為控制總線(xiàn)、數據總線(xiàn)、校時(shí)總線(xiàn)等不同功能。

　　FPGA使用自身的時(shí)鐘驅動(dòng)并提供給MLVDS芯片，在內部將數據總線(xiàn)與異步FIFO相連接，數據寬度與傳輸速度都可以根據需求更改定義。

　　Xilinx Spartan-6LXTFPGA中內置PCIExpress端點(diǎn)模塊，兼容PCIExpress 1.1標準，是針對低功耗、低成本高速互連實(shí)現PCIExpress的兼容系統設計。所有收發(fā)數據在FPGA內部整合后打包，經(jīng)PCI-E通道由DMA直接傳輸給主處理器P2020，無(wú)需應用程序的控制與干涉，極大提升了運行效率與速度。

　　2.3 顯示通訊插件設計

　　顯示通訊插件主要完成人機界面、打印以及與站控層通訊等功能。內部的處理器MPC8321是一顆經(jīng)濟高效的網(wǎng)絡(luò )通信處理器，包含一個(gè)e300c2內核，它包括一個(gè)16KB的L1指令、數據緩存和片上內存管理單元（MMU）。增強的特性允許并行執行更有效的操作，從而顯著(zhù)提高了性能。

　　顯示通訊插件提供了按鍵與液晶的接口，同樣也有MLVDS總線(xiàn)接口從主CPU插件獲得數據；對外提供了3路百兆以太網(wǎng)口用于和監控后臺、保護工程師站通訊，一路RS484的校時(shí)口，一路RS232的打印口和一路RS232調試口。

　　2.4 智能插件設計

　　智能插件包括數字化的SV/GOOSE插件與傳統I/O、ADC插件，各種插件的軟硬件接口都保持統一，有極強的擴展性與適應性，而且支持帶電拔插，方便檢修工作的進(jìn)行。數字化的SV/GOOSE插件使用FPGA作為主控芯片，對上與MLVDS總線(xiàn)連接，對下生成多個(gè)百兆以太網(wǎng)來(lái)驅動(dòng)光口或者網(wǎng)口與外部通信。FPGA的同步處理能力可以保證所有報文都能立即被響應，配合IEEE1588打下時(shí)標完成精確記錄報文收發(fā)時(shí)刻，百兆以太網(wǎng)的數量也可以靈活配置，緩存根據需求變更大小。

　　智能ADC插件采用在電力行業(yè)成熟應用的16位采集芯片AD7606，所有通道都做到同步采樣，片內集成二階濾波器、采樣保持放大電路、輸入鉗位保護等功能。在FPGA的控制下，采樣速率可被設置為一個(gè)可變值，最高達到200Kbps的采樣率。

　　智能I/O插件可以采集DC220/DC110的開(kāi)入量，完成信號出口和跳閘出口的功能。開(kāi)入開(kāi)出量保存在FPGA固定的數據區域內，其中開(kāi)入量的每個(gè)變位都有精確到微妙的記錄，隨時(shí)可以上送到主控制器；開(kāi)出量的數據報文需要經(jīng)過(guò)奇偶校驗，在硬件上受到單獨的出口電源控制，雙重閉鎖保證了安全性。

　　3、軟件邏輯

　　3.1 面向對象軟件平臺

　　為保證程序系統化以及可延續性，且為應用開(kāi)發(fā)提供安全、靈活、一致的編程接口，建立了基于多任務(wù)實(shí)時(shí)操作系統Vxworks，采用面向對象設計方式的適用各種開(kāi)發(fā)環(huán)境、具有長(cháng)生命周期的軟件平臺。該平臺可以大大縮短應用開(kāi)發(fā)周期，支持電力行業(yè)各種標準通信規約，如IEC103、IEC104、IEC61850等等。

　　軟件平臺的基本元素稱(chēng)為元件，在面向對象思想中，是將數據以及定義在數據上的操作封裝在一起的過(guò)程，同樣也可以擴展為一個(gè)個(gè)智能化插件，將同類(lèi)的應用程序以元件的形式進(jìn)行封裝，可以提高代碼的可維護性和可重用性。

　　軟件平臺的組成有：各個(gè)插件上的系統程序、底層的驅動(dòng)程序、智能插件上的功能程序和后臺配置工具軟件等。系統程序包括定值調用與存儲功能模塊、事件記錄與錄波功能模塊、系統監測與自檢功能模塊、定時(shí)器控制功能模塊等；驅動(dòng)程序包括操作系統接口功能模塊、插件識別與注冊功能模塊、各種硬件控制功能模塊等；智能插件功能程序包括開(kāi)入開(kāi)出邏輯控制、參數管理功能模塊、報文收發(fā)與拼接功能模塊等；后臺配置工具包括文件、程序的上傳下載功能模塊、定值參數的調取與修改功能模塊、記錄和波形的查看和分析功能模塊等。

　　3.2 MLVDS總線(xiàn)邏輯設計

　　裝置上電時(shí)主處理器讀取配置文件，得到智能插件數量與類(lèi)型，其中插件數量根據工程不同可靈活增減，用配置工具進(jìn)行注冊。受到總線(xiàn)板插槽數量限制，插件數量最大為16塊，一致的軟硬件接口可根據工程需求配置不同的插件。MLVDS總線(xiàn)結構如圖2所示。

　　圖2 MLVDS總線(xiàn)結構圖

　　MLVDS總線(xiàn)分為控制總線(xiàn)與數據總線(xiàn)?？刂瓶偩€(xiàn)用于調配輪詢(xún)插件，由主處理器插件上的FPGA產(chǎn)生定時(shí)中斷，根據不同插件的數據量分配不同的時(shí)間，再召喚該插件數據。插件在輪到自己發(fā)送時(shí)才可以發(fā)送，如果有內容則發(fā)送信息，如果無(wú)內容則發(fā)送空幀；在其它插件發(fā)送時(shí)處于監聽(tīng)狀態(tài)，如果發(fā)現是發(fā)給自己的開(kāi)啟接收邏輯，否則不予理會(huì )?？偩€(xiàn)控制邏輯可以保證所有插件受到主機調配，相互間不會(huì )產(chǎn)生競爭或沖突的情況。

　　4、結論

　　基于集中式保護方式研發(fā)的智能微網(wǎng)保護裝置目前已通過(guò)了型式試驗和動(dòng)模試驗的檢測，檢測結構表明了該裝置的保護功能以及各項軟硬件指標均滿(mǎn)足或高于電力行業(yè)標準，具有抗干擾能力強、測量精度高、反應速度快速、應用場(chǎng)合廣泛等特點(diǎn)。

　　本文提出的智能微網(wǎng)保護裝置的新平臺技術(shù)方案，可廣泛應用于不同的小系統，具有實(shí)際操作性。該平臺軟硬件資源豐富，保護功能強大，配置可隨需求裁剪，可靠性極高，可以滿(mǎn)足微網(wǎng)保護裝置的各種功能需求，具有良好的應用前景。