IF/RF數據轉換器中的數字信號處理

　　摘要：為了滿(mǎn)足智能手機功能日益提高的數據需求，現代數字移動(dòng)通信系統的基礎設施必須持續發(fā)展以支持更寬的帶寬和更快的數據轉換。為實(shí)現高速的數據速率，數字轉換器中的數字中頻處理、包括DDC（數字下變頻器）和DUC（數字上變頻器）是其中主要的功能模塊。這些數字功能可在DSP和FPGA中實(shí)現，某些大公司也會(huì )構建自己的數字中頻處理ASIC。ADI公司正在將越來(lái)越多的此類(lèi)數字中頻處理模塊集成到高速轉換器IC中，從而大幅減輕設計工作，節省系統成本和功耗。本文探討ADI公司IF和RF轉換器中的集成DDC和DUC通道，并說(shuō)明它們在實(shí)際應用中如何工作。

　　高速轉換器是現代無(wú)線(xiàn)基站系統的關(guān)健功能之一。越來(lái)越多的此類(lèi)轉換器集成了復雜的數字信號處理模塊，以便簡(jiǎn)化系統設計中的FPGA工作。轉換器中的數字信號處理模塊對系統設計非常有益，但這些益處尚未得到很多工程師的全面了解。希望本文能給數據轉換器中的DDC和DUC功能做一個(gè)清楚的說(shuō)明，使系統設計人員能充分利用ADI轉換器給收發(fā)器架構帶來(lái)的好處。注意：本文將聚焦于A(yíng)DC和DAC中的數字處理模塊；因此，某些描述中將發(fā)射機和接收機模塊加以合并。請忽略可能引起混淆的信號流向。

　　在現代數字移動(dòng)通信系統中，發(fā)射和接收路徑（包括下面描述中的反饋接收路徑）可根據信號特性分為三個(gè)主要電路級：射頻級、模擬中頻級和數字中頻級。圖1是典型發(fā)射機和接收機的框圖。射頻級處理射頻信號，在當前LTE標準中，其信號頻率范圍一般是700 MHz到3.8 GHz。

　　經(jīng)過(guò)混頻器、調制器或解調器—這些都是混頻單元—處理后，射頻信號移動(dòng)到DC至300 MHz以下的較低頻率。從數據轉換器到混頻器的處理模塊包括轉換器（ADC或DAC）、模擬濾波器和中頻放大器。我們可以把該級稱(chēng)為模擬中頻級。

　　轉換器之后（事實(shí)上是在轉換器的量化器部分之后），信號變?yōu)閿底中盘?；它與隨后的FPGA或ASIC一起，我們稱(chēng)之為數字中頻級。對于此級中的各數字信號處理模塊，在Tx路徑中通常稱(chēng)之為DUC（數字上變頻器），在Rx路徑中通常稱(chēng)之為DDC（數字下變頻器）。

　　直接射頻架構是例外，其中數據轉換器直接對射頻信號采樣，因而沒(méi)有模擬中頻級，信號鏈僅由射頻級和數字中頻級構成。

　　圖1.發(fā)射機或接收機的典型框圖。

　　典型DDC模塊包括載波選擇、下變頻器、濾波器和抽取器。這些功能模塊按順序工作，或者可分別予以旁路，最終根據后續FPGA或ASIC（其采樣速率較低）的要求，產(chǎn)生一個(gè)位于DC的復信號或一個(gè)實(shí)信號。

　　典型DUC模塊包括插值、濾波器、上變頻器和載波合并器。根據系統架構設計，DUC產(chǎn)生一個(gè)位于DC的復信號或中頻信號，或者直接產(chǎn)生射頻信號。DUC的處理幾乎與DDC的處理相反。

　　常常將多個(gè)DDC和DUC級級聯(lián)以提供靈活性。獨立的DDC和DUC需要并行處理多個(gè)載波，合并之后輸出發(fā)射信號或在接收信號中將其分離。

　　DDC

　　Rx鏈路需要較高采樣速率以避免信號混疊，簡(jiǎn)化模擬濾波器設計，提供更寬的信號頻帶。但另一方面，為了節省功耗、成本以及FPGA/ASIC中的高速邏輯，最好降低接口上的數據速率。轉換器的集成DDC將解決上述要求。圖2是典型DDC的框圖。

　　圖2.DDC框圖

　　NCO和混頻器

　　為了從干擾（阻塞信號和其他載波）中選擇所需的載波，NCO的輸出頻率與輸入中頻信號混頻以將所需載波頻移到DC。這樣可以降低后續濾波和抽取級的復雜度。

　　濾波和抽取

　　在NCO和混頻級之后，使用一個(gè)低通濾波器來(lái)選取所需的濾波并抑制其他不需要的信號。濾波器之后，使用一個(gè)2倍抽取器來(lái)降低數據速率。為了節省資源并向客戶(hù)提供靈活性，半帶FIR濾波器加2倍抽取器被合并在一個(gè)模塊中；重復使用該模塊以級聯(lián)三到四級。系統設計者可根據應用需要選擇使用其中的一部分或全部。轉換器也可能提供2倍之外的其它抽取率以提供更大的靈活性，尤其是在RF ADC中。

　　DUC

　　Tx鏈具有與Rx鏈相同的要求：需要高采樣速率以簡(jiǎn)化濾波器設計，使信號頻率位于高中頻或直接變?yōu)樯漕l，以及遠遠地推開(kāi)鏡像，但接口希望使用較低的數據速率。轉換器的集成DUC將解決這些要求。圖3是典型DUC的框圖。

　　插值和濾波

　　最簡(jiǎn)單的數字插值算法稱(chēng)為“零填充”，即在每?jì)蓚€(gè)樣本之間插入0。采樣速率加倍，但在得到的頻譜中也會(huì )產(chǎn)生頻率為Fs –Fif的鏡像。因此，在插值器之后需要使用一個(gè)濾波器級，以便消除鏡像或原始載波（依據應用而定）。如果消除的是原始載波，結果將是插值和Fs/2的粗調。

　　像在DDC中一樣，2倍插值和濾波器被合并為一個(gè)模塊。然后重復此功能模塊并級聯(lián)三到四級，以提高靈活性。也可使用2倍之外的其他插值系數以提供更大的靈活性，尤其是在RF DAC中。

　　NCO和混頻器

　　DUC中的NCO和混頻器級與DDC中的相同模塊非常相似，但功能相反，即根據系統架構的要求，將載波頻移到所需的中頻或射頻頻率。在零中頻架構中，可旁路此模塊以使載波保持在DC。

　　增益、相位、I/Q偏移和反Sinc

　　增益、相位調整、I/Q偏移和反sinc模塊是許多IF/RF DAC的附件。

　　增益、相位調整和I/Q偏移常常一起使用以獨立調諧輸出信號I/Q通道，補償不同類(lèi)型的I/Q失配（DAC、模擬濾波器和調制器引起），最終從模擬調制器后輸出一個(gè)低本振泄漏和低鏡像的理想復信號。

　　圖3.DUC框圖

　　反sinc濾波器補償DAC引起的sinc滾降，這種滾降會(huì )影響平坦度和信號幅度，尤其是在采用高中頻或直接射頻架構的寬帶應用中。

　　總結

　　本文簡(jiǎn)要說(shuō)明了當前IF/RF轉換器中集成的典型DDC和DUC——它們是何物，為何需要它們，以及它們在信號鏈中如何工作。適當了解這些內容并正確使用它們將能減少資源占用并減輕FBGA/ASIC中的編碼工作，以及節省系統的功耗和成本。更多詳情和說(shuō)明請參閱以下參考文獻。

　　參考文獻

　　1. AD9680數據手冊。ADI公司，2015年。

　　2. AD9154數據手冊。ADI公司，2015年。

　　3.Brad Brannon和Rob Reeder。應用筆記AN-835，了解高速ADC測試和評估。ADI公司，2015年。

　　4.JusTIn Munson。應用筆記AN-928，了解高速DAC測試和評估。ADI公司，2013年。

　　5.Brad Brannon。“超外差多通道數字接收機設計。”ADI公司

　　6.應用筆記1298，“通信系統中的數字調制—導論。”Agilent。

　　7. “3GPP TS 36.104 V10.1.0 （2010-12）。”3GPP。

　　8.Steven W. Smith。面向科學(xué)家和工程師的數字信號處理指南。California Technical Publishing，1999年。

　　作者簡(jiǎn)介

　　Alex Zou于1999年畢業(yè)于中國電子科技大學(xué)，獲得無(wú)線(xiàn)電物理學(xué)碩士學(xué)位。他曾在中國電信擔任硬件設計工程師，并在恩智浦半導體擔任應用工程師，后于2007年加入ADI公司，擔任高級現場(chǎng)應用工程師，負責支持無(wú)線(xiàn)基礎設施應用。

　　在線(xiàn)支持社區

　　訪(fǎng)問(wèn)ADI在線(xiàn)支持社區，與ADI技術(shù)專(zhuān)家互動(dòng)。提出您的棘手設計問(wèn)題、瀏覽常見(jiàn)問(wèn)題解答，或參與討論。