印制板電源完整性及去耦電容優(yōu)化

電源完整性和信號完整性，在電路板設計中的重要程度不言而喻，本文簡(jiǎn)單介紹了電源完整性的仿真，在得到電源的阻抗曲線(xiàn)后，如何設置去耦電容，降低其在整個(gè)工作頻段中的阻抗，從而達到降低EMI的目的。

首先，我們選擇一塊電路板。版圖是公司的，所以這里涂黑了，大概知道是塊板子就行了。

我們選擇一條5V的USB的走線(xiàn)，電源由右上角饋入，在左下角經(jīng)過(guò)了4顆電容后到達USB接口。

按照USB的標準，目前USB3.0的傳輸速度受硬盤(pán)影響，最高不超過(guò)1Gbps，因此我們關(guān)注的頻率在100kHz—2GHz，這里將其設置為仿真頻段，因為這根Net走線(xiàn)并不長(cháng)，也沒(méi)有蛇形的彎曲部分，所以預測其阻抗變化不是很大，為了給老板省成本，這里直選了3顆電容。首先得到仿真對象的 spice模型。

D9_1和JUSB1_1分別為饋入和饋出，相應的D9_4和JUSB1_5為GND管腳。設置電源內阻為0.1Ω，接下來(lái)進(jìn)行電路連接，3顆電容的位置先空著(zhù)，查看這條Net的電源阻抗特性。

待仿真結束后，得到這段電源走線(xiàn)的阻抗參數圖，如下：

可以看到，由于這根USB走線(xiàn)相對較短，且布線(xiàn)相對比較規范，其阻抗在2GHz范圍內變化并不是很大，最大391Ω。電源信號在該頻段內存在幾處明顯的諧振，為了降低EMI，需要加加去耦電容。目標希望其在整個(gè)頻段的阻抗降低到10Ω以下 。

接下來(lái)，將3顆電容連接起來(lái)，分別為C1、C2、C3，初始容值均設置為1000pf，并串聯(lián)3顆電阻，分別為R1、R2、R3。優(yōu)化目標：100kHz—2GHz阻抗小于10Ω。

優(yōu)化后得到的結果：

C1 = 3111.65

C2 = 3122.21

C3 = 3111.49

R1 = 7.14841

R2 = 16.6401

R3 = 40.4783

上圖為1號端口的Z1_1曲線(xiàn)，綠色曲線(xiàn)為優(yōu)化后的結果，紅色為初始結果。用了3顆電容感覺(jué)還沒(méi)達到預定目標，但是從波形的平整度來(lái)看，確實(shí)要比開(kāi)始好很多。

上圖為2號端口的Z2_2曲線(xiàn)，綠色為優(yōu)化后的結果，基本上滿(mǎn)足要求了，并且波形的平整度很不錯。

總結，layout板圖在初始的設計過(guò)程就應該將電源完整性、信號完整性以及EMC問(wèn)題考慮進(jìn)去，這樣會(huì )省去后續的大量的測試、整改及修改板圖和工藝的時(shí)間及成本。

本文轉載于電磁兼容（EMC）公眾號，作者：小湯；轉載需注明作者和出處，謝謝。