<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 手機與無(wú)線(xiàn)通信 > 新品快遞 > Xilinx宣布集成RF信號鏈的Zynq UltraScale+ RFSoC系列開(kāi)始發(fā)貨,全面加速5G無(wú)線(xiàn)、有線(xiàn)Remote-PHY及其它應用

Xilinx宣布集成RF信號鏈的Zynq UltraScale+ RFSoC系列開(kāi)始發(fā)貨,全面加速5G無(wú)線(xiàn)、有線(xiàn)Remote-PHY及其它應用

作者: 時(shí)間:2017-10-09 來(lái)源:電子產(chǎn)品世界 收藏

  All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(, Inc.,(NASDAQ:XLNX))今天宣布其Zynq UltraScale+ RFSoC系列開(kāi)始發(fā)貨,該系列是通過(guò)一個(gè)突破性的架構將RF信號鏈集成在一個(gè)單芯片SoC中,致力于加速無(wú)線(xiàn)、有線(xiàn)Remote-PHY及其它應用的實(shí)現?;?6nm UltraScale+ MPSoC架構的All Programmable RFSoC在單芯片上集成 RF 數據轉換器,可將系統功耗和封裝尺寸減少最高達 50%-70%,而且其軟判決前向糾錯(SD-FEC)內核可滿(mǎn)足和DOCSIS 3.1標準要求。隨著(zhù)芯片樣片向多家客戶(hù)發(fā)貨,Zynq UltraScale+ RFSoC系列早期試用計劃現已啟動(dòng)。

本文引用地址:http://dyxdggzs.com/article/201710/365151.htm

  用于RF信號鏈的片上系統

  Zynq RFSoC將RF數據轉換器、SD-FEC內核以及高性能16nm UltraScale+可編程邏輯和ARM?多處理系統完美集成在一起打造出了一個(gè)全面的模數信號鏈。射頻-數字信號調節與處理通常分派給不同的獨立子系統中,但Zynq UltraScale+ RFSoC將模擬、數字和嵌入式軟件設計集成到單個(gè)單芯片器件上,實(shí)現了高度的系統穩健性。該系列器件具有如下特性:

  · 8個(gè)4GSPS 或16個(gè)2GSPS12位ADC

  · 8-16個(gè)6.4GSPS 14位DAC

  · SD-FEC內核、LDPC和Turbo編解碼器完美集成在一起,可滿(mǎn)足和DOCSIS3.1標準要求

  · ARM處理子系統,采用四核Cortex-A53和雙核Cortex-R5

  · 16nm UltraScale+可編程邏輯配有集成Nx100G內核

  · 多達930,000個(gè)邏輯單元和超過(guò)4,200個(gè)DSP Slice

  ZynqRFSoC系列支持的應用包括massive-MIMO的遠端射頻單元、毫米波移動(dòng)回程、5G 基帶、固定無(wú)線(xiàn)訪(fǎng)問(wèn)、有線(xiàn)Remote-PHY節點(diǎn)、測試測量、衛星通信等高性能RF應用。

  5G無(wú)線(xiàn)

  Zynq UltraScale+ RFSoC器件能為下一代無(wú)線(xiàn)基礎架構提供帶寬密集型系統。如果沒(méi)有系統級的突破,5倍帶寬、100倍用戶(hù)數據速率、1000倍網(wǎng)絡(luò )容量等在內的5G要求均無(wú)法實(shí)現。Zynq UltraScale+ RFSoC集成了分立式RF數據轉換器和信號鏈優(yōu)化技術(shù),這樣Massive-MIMO的遠端射頻單元、無(wú)線(xiàn)回程和固定無(wú)線(xiàn)訪(fǎng)問(wèn)不僅可實(shí)現高信道密度,而且還能將功耗和封裝尺寸減小50%-75%。在5G基帶應用中,多個(gè)集成SD-FEC內核相對于軟核實(shí)現方案而言,可將系統吞吐量提升10-20倍,并可滿(mǎn)足嚴格的功耗和散熱要求。

  有線(xiàn)Remote-PHY

  同樣,在下一代有線(xiàn)寬帶服務(wù)領(lǐng)域,ZynqRFSoC也實(shí)現了封裝尺寸、能效和硬件靈活性的完美組合,可支持Remote-PHY系統。分布式訪(fǎng)問(wèn)架構推動(dòng)DOCSIS 3.x PHY功能從集中頭端設備轉移到靠近消費者的Remote-PHY節點(diǎn)。通過(guò)用無(wú)所不在的以太網(wǎng)傳輸取代低效的模擬光傳輸,網(wǎng)絡(luò )的容量、規模和性能得到了大幅提升。通過(guò)RF集成和支持LDPC FEC的信號鏈,RFSoC能確保靈活的R-PHY部署,從而可滿(mǎn)足DOCSIS3.1更高的頻譜效率要求。

  供貨情況

  Zynq UltraScale+ RFSoC器件樣片現已發(fā)貨。支持Zynq UltraScale+ RFSoC器件的Vivado?設計套件早期試用計劃現已啟動(dòng)。對Zynq UltraScale+ RFSoC早期試用計劃感興趣的客戶(hù)可聯(lián)系您所在地的賽靈思代表。如需了解更多信息,敬請訪(fǎng)問(wèn):china.xilinx.com/rfsoc。



關(guān)鍵詞: Xilinx 5G

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>