Xilinx、Arm、Cadence和臺積公司共同宣布全球首款采用7納米工藝的CCIX測試芯片

　　賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現一致性互聯(lián)。

　　關(guān)于CCIX

　　出于功耗及空間方面的考慮，在數據中心內對應用進(jìn)行加速的需求日益增長(cháng)，諸如大數據分析、搜索、機器學(xué)習、4G/5G無(wú)線(xiàn)、內存內數據處理、視頻分析及網(wǎng)絡(luò )處理等應用，都已受益于可在多個(gè)系統部件中無(wú)縫移動(dòng)數據的加速器引擎。CCIX將支持部件在無(wú)需復雜編程環(huán)境的情況下，獲取并處理位于任何地方的數據。

　　CCIX將利用現有的服務(wù)器互連基礎架構，實(shí)現對共享內存更高帶寬、更低延遲和緩存一致性的訪(fǎng)問(wèn)。這將大幅提升加速器的可用性以及數據中心平臺的整體性能和效率，降低進(jìn)入現有服務(wù)器系統的壁壘，并改善加速系統的總擁有成本(TCO)。

　　關(guān)于測試芯片

　　這款采用臺積7納米工藝的測試芯片將以Arm最新的DynamIQ CPU為基礎，并采用CMN-600互聯(lián)片上總線(xiàn)和其他基礎IP。為了驗證完整的子系統，Cadence提供了關(guān)鍵I/O和內存子系統，其中包括了CCIX IP解決方案(控制器和PHY)、PCI Express? 4.0/3.0(PCIe? 4/3)IP解決方案(控制器和PHY)、DDR4 PHY、外設IP(例如I2C、SPI和QSPI)、以及相關(guān)的IP驅動(dòng)程序。 Cadence的驗證和實(shí)施工具將被用于構建該測試芯片。測試芯片可通過(guò)CCIX片到片互聯(lián)一致性協(xié)議(CCIX chip-to-chip coherent interconnect protocol)實(shí)現與賽靈思16納米Virtex?UltraScale+? FPGAs的連接。

　　供應流程

　　測試芯片將在2018年第一季度流片，并于2018年下半年提供芯片。

　　公司證言

　　賽靈思證言

　　賽靈思首席運營(yíng)官Victor Peng表示：“我們正在通過(guò)先進(jìn)技術(shù)的創(chuàng )新實(shí)現計算加速，因此對于此次合作我們感到非常興奮。我們的Virtex?UltraScale+? HBM系列采用了第三代CoWoS技術(shù)，該技術(shù)是我們與臺積公司共同研發(fā)的，現已成為CCIX的HBM集成和高速緩存一致性加速的行業(yè)裝配標準?！?/p>

　　Arm證言

　　Arm公司副總裁暨基礎架構部門(mén)總經(jīng)理Noel Hurley表示：“隨著(zhù)人工智能和大數據的蓬勃發(fā)展，我們發(fā)現越來(lái)越多的應用對異構計算提出持續增長(cháng)的需求。這一測試芯片將不僅證明Arm的最新技術(shù)和一致性多芯片加速器可拓展至數據中心，更展現了我們致力于解決快速輕松訪(fǎng)問(wèn)數據這一挑戰的承諾。此次針對一致性?xún)却娴膭?chuàng )新協(xié)作是邁向高性能、高效率數據中心平臺的重要一步?！?/p>

　　Cadence證言

　　Cadence高級副總裁兼IP部門(mén)總經(jīng)理BabuMandava表示：“通過(guò)與合作伙伴構建高性能計算的生態(tài)系統，我們將幫助客戶(hù)在7納米和其他高級節點(diǎn)上快速部署創(chuàng )新的新架構，從而服務(wù)于不斷增長(cháng)的數據中心應用。CCIX行業(yè)標準將有助于推動(dòng)下一代互聯(lián)，提供市場(chǎng)所需的高性能緩存一致性?！?/p>

　　臺積公司證言

　　臺積公司設計暨技術(shù)平臺副總經(jīng)理侯永清博士表示：“人工智能和深度學(xué)習將深刻影響諸多行業(yè)，包括醫療健康、媒體和消費電子等。臺積最先進(jìn)的7納米FinFET工藝技術(shù)具備高性能和低功耗的優(yōu)勢，可滿(mǎn)足上述市場(chǎng)對高性能計算(HPC)應用的不同需求。