基于DSP/CPLD的嵌入式儀表硬件平臺

數字化、智能化是儀器儀表的發(fā)展方向之一，同時(shí)儀器儀表的數據采集速度越來(lái)越快，數據量越來(lái)越大，對數據處理時(shí)間的要求也越來(lái)越短，這就對儀器儀表的硬件平臺提出了新的要求。目前很多簡(jiǎn)單智能儀表仍使用單片機來(lái)實(shí)現，單片機應用廣泛，價(jià)格也很便宜，接口性能良好，容易實(shí)現人機接口，但單片機系統復雜，尤其是乘法運算速度慢，在運算量大的實(shí)時(shí)控制系統中很難有所作為。高端儀表的硬件平臺通常使用嵌入式微機系統，但其成本比較高，也不宜產(chǎn)品的小型化。

總體方案

本文所要設計的是一種脫機型儀表硬件平臺。平臺應可以滿(mǎn)足一般的數據采集的實(shí)時(shí)性要求，可以靈活的適用于多種不同的應用場(chǎng)合，可實(shí)現多種類(lèi)型信號的采集和處理，結構小巧緊湊，便于現場(chǎng)處理，還能與PC機或其他設備進(jìn)行通信和交換數據。對此，我們構建了基于DSP和CPLD技術(shù)的硬件平臺。整個(gè)平臺由三部分組成（圖1）。

圖1 總體框圖

信號采集單元負責獲取外部信息并將其轉換為數字信號輸出。在輸入端，由于采用了靈活性很強的CPLD作為A/D與DSP之間的接口，使這個(gè)硬件平臺可方便的適用于不同的應用場(chǎng)合。針對不同的傳感器和應用需求，選擇合適的A/D芯片。實(shí)驗中，系統使用的是CMOS圖像傳感器OV7120，把圖像轉換為8位分辨率的數字圖像。A/D輸出的數據先經(jīng)過(guò)CPLD預處理，DSP把CPLD作為一個(gè)端口讀入數據，放到外擴的SRAM中。

信號處理單元是整個(gè)系統的核心，由TMS320C6712及其外圍輔助電路構成，負責對采入的信號進(jìn)行實(shí)時(shí)處理。DSP讀入SRAM中的數據并進(jìn)行相應的算法處理。系統中各模塊間的通訊與邏輯控制由CPLD負責。

信號傳輸單元是DSP與PC機或其它系統實(shí)時(shí)通訊的中介。本系統中，DSP處理后的結果通過(guò)RS485總線(xiàn)遠距離傳輸，最后通過(guò)RS485/RS232轉換器送給PC機。工作流程框圖如圖2所示。

圖2 程序流程圖

硬件電路設計

圖像采集是OV7120和CPLD協(xié)同工作來(lái)實(shí)現的，CPLD為OV7120提供I2C接口來(lái)配置寄存器，同時(shí)提供CCLK時(shí)鐘信號，并對圖像數據鎖存后傳給DSP，圖3是接口設計原理圖。其中SCL、SDA為I2C控制線(xiàn)；CCLK為OV7120的輸入時(shí)鐘；PCLK、HSYNC、VSYNC分別為點(diǎn)頻和行、場(chǎng)同步輸出信號；D[70]為8位圖像數據輸出信號線(xiàn)；HREF是水平參考信號；INT4為DSP的中斷。

圖3 接口設計原理圖

實(shí) 驗

信號處理算法由DSP芯片實(shí)現，在實(shí)驗中我們編寫(xiě)了二維FFT算法來(lái)驗證平臺的性能。二維FFT的實(shí)現流程如圖4所示，算法由C語(yǔ)言編寫(xiě)。圖5是實(shí)際采到的一幅圖像，圖6是提取256×256的圖像并進(jìn)行二維FFT運算后的結果。

圖4 二維FFT流程圖

圖5 實(shí)際采得的一幅圖像

圖6二維FFT運算結果

實(shí)驗表明該平臺實(shí)現了圖像采集和處理功能，圖像采集速度約1幀/s，256×256的二維FFT算法的運行時(shí)間為960ms。但對于不像圖像這么大的數據采集量，可以先將數據存放到內部RAM中的，系統的數據采集速度為12Mbyte/S,對于可以直接在內部運行的32×32的二維FFT算法的運行時(shí)間為5ms。

結 語(yǔ)

測試結果和實(shí)際應用說(shuō)明，此平臺具有較快的數據采集速度和較高的運算能力，能夠完成實(shí)時(shí)數據的采集和處理，是一種體積小、重量輕、微功耗、低成本、處理速度快、可靠性高、便于升級的測試測量?jì)x器平臺，在儀器儀表領(lǐng)域具有著(zhù)廣闊的應用前景。平臺所用DSP芯片為T(mén)MS320C6712,其主頻目前只使用80MHz，運算速度不是很高，數據存儲器為SRAM，讀取速度也不是很快，如果將DSP升級為T(mén)MS320C6711（最高150MHz）;并把數據存儲器換為SDRAM，可以大大提高平臺的運算速度。