基于A(yíng)RM與FPGA控制的LTC2207在寬帶頻率特性測試儀數據采集中的應用

引言

數據采集技術(shù)是一種流行且實(shí)用的電子技術(shù)。它廣泛應用于信號檢測、信號處理、儀器儀表等領(lǐng)域。近年來(lái)，隨著(zhù)數字化技術(shù)的不斷發(fā)展，數據采集技術(shù)也呈現出速度更高、通道更多、數據量更大的發(fā)展趨勢。

本設計中數據采集系統的核心器件是凌力爾特公司的A/D轉換芯片LTC2207.本文研究了在A(yíng)RM核S3C2440芯片和FPGA的控制下對直流數據和正弦信號的采集應用，并進(jìn)行了相關(guān)的仿真驗證。

　　1 LTC2207芯片介紹

1.1 LTC2207的功能特性

LTC2207是16位A/D轉換器，它的采樣速率為105Msps.LTC2207是針對輸入頻率為700 MHz的高頻、寬動(dòng)態(tài)范圍信號進(jìn)行數字化處理而設計的。它可以利用PGA前端（輸入范圍為1.5Vp-p或2.25Vp-p）對該ADC的輸入范圍進(jìn)行優(yōu)化。

LTC2207非常適合于要求苛刻的通信應用。它的AC性能包括78.2 dB噪聲層和100 dB無(wú)雜散動(dòng)態(tài)范圍（SFDR）；250 MHz時(shí)SFDR>83 dB（輸入范圍為1.5Vp-p時(shí)）；80fSRMS的超低抖動(dòng)實(shí)現了高輸入頻率的欠采樣和卓越的噪聲性能；最大DC規格包括整個(gè)溫度范圍內的±4LSB INL、±1LSB DNL（無(wú)漏失碼）。

LTC2207具有單一的3.3 V供電電源，單一的電源允許CMOS輸出擺幅為0.5~3.6 V.它同時(shí)具有700MHz全功率帶寬S/H（采樣及保持），可選的內部抖動(dòng)和數據輸出（Randomizer）隨機函數發(fā)生器，功耗為900 mW.LTC2207可利用正弦波時(shí)鐘、PECL、LVDS、TTL或CMOS輸入對ENC+和ENC-輸入進(jìn)行差分或單端驅動(dòng)?？扇芜x的時(shí)鐘占空比穩定器在全速和多種時(shí)鐘占空比條件下實(shí)現了高性能。

LTC2207的引腳說(shuō)明略一一編者注。

1.2 LTC2207的時(shí)序說(shuō)明

LTC2207時(shí)序圖如圖1所示。LTC2207是帶有前端PGA的CMOS多步轉換器。模擬輸入是差分信號以提高共模噪聲抑制，最大限度地利用輸入范圍。此外，差分輸入信號可以降低取樣保持電路的諧波。編碼輸入也比共模抑制輸入具有更強的抗干擾能力。

圖1 LTC2207時(shí)序圖

　　LTC2207的采集取決于ENC+/ENC-輸入引腳的狀態(tài)，由圖1可知LTC2207在ENC+引腳的上升沿時(shí)（ENC-引腳的下降沿時(shí)）采樣模擬輸入信號。它有5個(gè)流水線(xiàn)模數轉換階段，經(jīng)過(guò)7個(gè)周期后，一個(gè)模擬采樣輸入就會(huì )轉換為一個(gè)數字值。數字輸出上/下溢出則由OF引腳上的邏輯高電平表示。

此A/D轉換器有一個(gè)延遲的編碼輸入作為數字輸出，提供了CLKOUT+和CLKOUT-兩信號；需要使用正弦時(shí)鐘編碼信號CLKOUT+/CLKOUT-將數據同步轉換到數字系統。數據在CLKOUT+的上升沿或CLKOUT-的下降沿鎖存，在CLKOUT+下降沿和CLKOUT-上升沿時(shí)更新。

　　2 硬件電路設計

信號采集部分主要完成對模擬信號的調理和A/D轉換芯片的采集。A/D轉換芯片的輸入信號是差分的，而被采集的信號是單端的，這就需要把單端信號轉換成差分信號。輸入的信號經(jīng)過(guò)MAX4201緩沖后，由差分驅動(dòng)器AD8131轉換成差分信號，驅動(dòng)A/D轉換芯片LTC2207.

采用LVDS轉發(fā)器MAX9150轉換FPGA所給的時(shí)鐘信號，作為L(cháng)TC2207的采集控制信號ENC.MAX9150的轉換電路如圖2所示。

圖2 MAX9150的轉換電路

LTC2207的模擬差分信號輸入前端的調理芯片采用低噪聲、低功耗、超高速開(kāi)環(huán)緩沖器MAX4201和高速差分驅動(dòng)器AD8131.采集輸入信號的前端調理電路如圖3所示。圖中MAX4201采用±5 V供電，對地并聯(lián)的電容給電源濾波，為緩沖器提供無(wú)干擾的電源。緩沖后的信號，由MAX 4201的5引腳輸出，其輸出阻抗是50 Ω，再經(jīng)過(guò)AD8131完成單端到差分的轉換。

圖3 采集輸入信號的前端調理電路

LTC2207的采集控制電路如圖4所示。其中，AIN+、AIN-為差分模擬輸入信號；ENC+、ENC-為采集芯片的時(shí)鐘控制信號；D0~D15為16位數據輸出信號；CLKOUT+、CLKOUT-為時(shí)鐘輸出信號。

圖4 LTC2207的采集控制電路

3 ARM與FPGA的編程控制

采用硬件描述語(yǔ)言Verilog HDL,對LTC2207相關(guān)引腳的使能以及FPGA如何讀取采集來(lái)的數據的程序如下：

　　
S3C2440控制啟動(dòng)FPGA開(kāi)始采集的STart程序如下：


　　4 仿真驗證

采用QuartusII軟件中的調試工具SignalTapII邏輯分析儀進(jìn)行仿真驗證。當采集輸入為0.453 V直流量時(shí)，FPGA采集的數據仿真如圖5所示。

可以觀(guān)察數據3337h、3333h、332Bh、3337h等變化不大，僅在低5位有所變化。根據A/D采集原理，輸入電壓/參考電壓=采樣值/216.所給參考電壓是2.25 V,采樣值若取以上數據中的3 334h（在相對穩定的數據中任取一個(gè)），轉換成十進(jìn)制為13 108,代入以上公式：13108×2.25/65536=0.45.得到FPGA讀到的數據計算的輸入電壓是0.45 V,而此時(shí)測得的實(shí)際輸入電壓是0.453 V.誤差很小，約為0.6%,基本由噪聲所致，采得的數據比較精確。

當采集輸入為1.125 V直流量時(shí)，FPGA采集來(lái)的數據仿真如圖6所示。同理若取其中的7FE0h,此時(shí)算得的誤差約為0.8‰。

當采集輸入為1.16 V直流量時(shí)FPGA采集來(lái)的數據仿真如圖7所示。

從圖中可發(fā)現此輸入下數據已經(jīng)達到滿(mǎn)值（輸入超過(guò)1.125 V），OF為高，說(shuō)明數據有溢出。
當采集輸入是由信號發(fā)生器給的200 kHz正弦信號時(shí)FPGA采集來(lái)的數據仿真如圖8所示。

由一個(gè)周期采樣點(diǎn)數公式N=Tsig/Tsam=fsam/fsig,知此輸入頻率下采樣點(diǎn)數為40 MHz/200 kHz=200,若看坐標-250處的OF17h,則找出一個(gè)周期后的那個(gè)數是不是和初始值相同。FPGA坐標為150時(shí)的數據仿真如圖9所示。它處在坐標150的位置為OF07h,和OF17h相差很小。取對應的多組數觀(guān)察都證明對模擬信號的數據采集亦是比較正確的。


結語(yǔ)

針對A/D轉換芯片LTC2207,詳細描述了以FPGA和ARM作為控制器的采樣設計。采用FPGA直接對A/D進(jìn)行配置，避免了采用DSP、單片機等進(jìn)行配置的傳統方式，因而設計靈活、簡(jiǎn)單、通用性強。通過(guò)對采集來(lái)的數據進(jìn)行仿真驗證，發(fā)現在A(yíng)RM和FPGA的控制下16位A/D芯片LTC2207得到了很好的采集應用。