寬帶阻抗測量?jì)x的設計——信號檢測電路設計（二）

4.3 AD8302輸出信號調理電路

該信號調理電路主要是對AD8302的輸出電壓進(jìn)行有源低通濾波處理。有源低通濾波器除了濾除干擾信號外，還起著(zhù)信號阻抗匹配和信號電流放大的作用。

本系統中使用了六通道的模數轉換器ADS8364，其輸入阻抗為20，AD8302的輸出電壓范圍在0V~1.8V，由于A(yíng)DS8364的輸入電流最大要達到90mA，而AD8302的輸出電流的最大值為8mA，遠小于90mA，所以不能直接對AD8302的輸出電壓進(jìn)行模數轉化，需要加運放進(jìn)行電流放大。

本系統采用有源低通濾波器來(lái)完成濾波和電流放大，圖4-1中的LP3即為該有源低通濾波器。

LP3有源低通濾波器采用了運算放大器AD8532。AD8532為窄帶運算放大器，其帶寬為3MHz，可以有效的滿(mǎn)足本系統有源低通濾波器的帶寬要求；AD8532內部集成了兩個(gè)運算放大單元，使用一片即可構成兩個(gè)有源低通濾波器，從而可以對AD8302的兩個(gè)輸出電壓進(jìn)行濾波；AD8532具有高達±250mA的輸出電流，其后接ADS8364時(shí)，輸出電壓可最大為5V，能夠滿(mǎn)足電流放大的功能要求。

有源濾波器類(lèi)型的選擇[26]主要考慮使通帶保持平坦，以保證檢波和鑒相的精度。因而使用了巴特沃什型有源濾波器，該巴特沃什有源濾波器的增益為1，具有雙極點(diǎn)，其原型如圖4-9所示。

圖中1為單位電阻，C 1和C 2按照巴特沃什有源濾波器的查找表得：C 1 =1.414，C 2 =0.7071。

對所設計的濾波器性能好壞使用頻率特性測試儀實(shí)際觀(guān)察，根據觀(guān)察結果改進(jìn)濾波器，直至滿(mǎn)足要求。首先，由通帶為2KHz，假設-3dB帶寬為f c =5KHz，選取阻抗標度系數Z=56×10 ³，則圖4-9中的兩個(gè)電阻都為56K，由C1和C2的計算公式可得其值，見(jiàn)式（4-8）和式（4-9）。

采用以上元件設計該有源低通濾波器，使用頻率特性測試儀進(jìn)行功能觀(guān)察，發(fā)現2KHz處具有明顯的衰減，故對C1、 C2需要進(jìn)行調整，考慮到該低通濾波器主要是對較高頻率分量進(jìn)行抑制，且對帶寬的要求不甚嚴格，為了盡量保持通帶的平穩，可放大其一3dB帶寬，最終得該有源低通濾波器如圖4- 10。

該有源濾波器的實(shí)際頻率響應特性如下圖4-11所示，其一3dB帶寬為f c =20KHz，0~5KHz波形基本不發(fā)生改變，40KHz時(shí)的衰減可達56dB。

AD8302經(jīng)過(guò)該巴特沃什有源低通濾波器后，信號得到了電流放大和高頻抑制，則可以進(jìn)行模數轉換。

4.4模數轉換電路

模數轉換電路功能是對含有輸入信號大小、幅度和相位差信息的模擬電壓信號進(jìn)行模數轉換，并把數據交給后續電路進(jìn)行數據處理。

模數轉換器件的選擇需要考慮多個(gè)因素。

首先，對于A(yíng)DC通道數的考慮。因要對AD8307的單路輸出電壓和經(jīng)濾波的AD8302雙路輸出電壓進(jìn)行檢測，故在只考慮使用一片ADC器件時(shí)，該ADC的通道數要不小于3個(gè)，而對于多片ADC不予考慮。

其次，對于A(yíng)DC位數的考慮。因設計要求相位的分辨率不低于0.1°，增益分辨率不低于1dB，對于A(yíng)D8302來(lái)講，其增益輸出電壓斜率為30mV/dB，相位差輸出電壓斜率為10mV/度，則相位所要求的準確度更高一些，要求ADC的最小可分辯電壓要低于1mV，對于參考電壓為2.5V的ADC，其位數要大于13位，而對于參考電壓為5V的ADC，其位數要大于14位，故采用16位ADC最為合適。

再次，對于A(yíng)DC速度的考慮。在掃頻時(shí)，單頻點(diǎn)持續時(shí)間最小為50μs，那么ADC在這50μs的時(shí)間內應采集到盡量多的數據，但考慮到快速的ADC的成本較高，所以在該因素上要顧及到速度和成本兩因素。

本系統中使用了16位ADS8364，內部具有相互獨立的6個(gè)ADC，每個(gè)ADC的轉換頻率為250KHz，內部有2.5V參考電壓，并有輸出數據緩沖，可支持多種工作模式。

ADS8364的參考電壓可以為外部或內部，本系統中使用了其內部的參考電壓，但要在其REF IN引腳加濾波電容，以盡量減少噪聲干擾。器件的CLK時(shí)鐘信號的范圍在0.05MHz~5MHz，本系統中使用的時(shí)鐘頻率為5MHz。

引腳A 0、A 1、A 2和ADD可用于對ADS8364的工作模式選擇。當A 2 A 1 A 0 =000~101時(shí)，表示對ADS8364內部的6個(gè)通道分別讀數，例如A 2 A 1 A 0 =000表示CHA0進(jìn)行讀數，A 2 A 1 A 0 =001表示CHA1進(jìn)行讀數；當A 2 A 1 A 0 =110表示按照固定順序對ADS8364進(jìn)行讀數，先CHA0和CHA1，再CHB0和CHB1，最后CHC0和CHC1，如此反復；當A 2 A 1 A 0 =111時(shí)，表示對ADS8364采用FIFO方式進(jìn)行讀數，即先轉換的通道先讀取數據。而ADD可以控制讀取數據時(shí)，是否讀取通道的地址信息，當ADD＝1時(shí)，對一個(gè)通道讀數需要讀兩次，第一次讀到的是該通道的地址，如CHA0的地址為0x8008，CHA1的地址為0x8009……CHC1的地址為0x800D，當ADD=0時(shí)沒(méi)有地址數據，只需要讀一次即可以把轉換數據直接讀出。引腳HOLDA、HOLDB、HOLDC分別控制兩個(gè)ADC模塊單元，本系統中使用A組和B組對AD8302的增益和相位輸出電壓進(jìn)行不同時(shí)刻的循環(huán)采樣，C組對AD8307輸出電壓進(jìn)行采樣。ADS8364的各控制信號之間的時(shí)序關(guān)系如圖4-12所示。

圖4-12中，CLK為ADS8364的時(shí)鐘，頻率為5MHz，HOLDX表示HOLDA、HOLDB、HOLDC信號中的任意一個(gè)，t_w1表示HOLDX低電平有效的最短時(shí)間為30ns；t_w2表示相鄰兩個(gè)HOLDX有效的最短時(shí)間為30ns；t conv表示ADC開(kāi)始轉換到數據準備輸出所需要的時(shí)間為4us；EOC信號用于通知外部器件模數轉換結束，可以進(jìn)行數據讀取了；CS為片選信號，t_w3表示RD信號保持低電平有效的最短時(shí)間為40ns，CS低電平有效的時(shí)間總是要大于t _w3，t_w4表示連續讀信號所需保持高電平無(wú)效的最短時(shí)間為40ns；BYTE表示對讀取數據位數的選擇，為1輸出8位數據，為0輸出16位數據。

在本系統中設定A 2 A 1 A 0 =111，ADD=1，使用FIFO方式讀取通道地址和轉換數據；BYTE=0采用16位數據的讀取，并使WR為1無(wú)效，讀信號RD、片選信號CS來(lái)自控制電路，采集完成信號EOC作為握手信號通知控制電路進(jìn)行數據的采集。

增益相位檢測電路在輔助檢波電路的反饋下，對輸入信號和參考信號進(jìn)行信號功率的調整，使其滿(mǎn)足增益相位檢測器AD8302對輸入信號的要求，并由有源低通濾波器對增益和相位電壓進(jìn)行濾波和電流放大處理后送到模數轉換器ADS8364，ADS8364把其轉換為可被后續電路進(jìn)行實(shí)時(shí)處理的數字量。

4.5相位極性判斷電路

相位極性判斷電路主要是判斷二路輸入信號的超前滯后極性，該電路主要由分頻器MC12080、施密特觸發(fā)器TL714C、D觸發(fā)器SN74LVC74組成。如圖4-13所示。1nF電容起隔直作用。

分頻器MC12080具有四個(gè)分頻系數，分別是10、20、40、80，由外部信號通過(guò)三個(gè)引腳控制，根據輸入的頻率不同，可以采用不同的分頻系數，這樣做的目的是便于對輸入信號進(jìn)行整形，因為整形電路的最高頻率只能達到100MHz，所以先進(jìn)行分頻，使輸入信號頻率降低。

MC12080其內部邏輯結構圖如圖4-14所示。

工作電壓為+5V電源，最高輸入頻率可達1GHz，輸出電壓幅度與負載電阻有關(guān)。因為它的后面接整形電路，所以整形電路的輸入電阻即是分頻器的負載電阻，一般整形電路的輸入電阻都比較大，因而在輸出端并聯(lián)一1K的電阻，使其負載電阻不至于太大，這樣可以保證其輸出電壓擺幅不會(huì )過(guò)大，本系統取820負載電阻。本系統用兩片MC12080分別對兩路輸入信號進(jìn)行分頻。由相同的控制信號控制它們的分頻比，所以?xún)陕沸盘柕姆诸l比總是相同的。

施密特特觸發(fā)器的作用是將分頻后的正弦波整形為方波，本系統用AD公司的高速比較器AD8612，14腳封裝，其內部具有兩路獨立的比較器，所以用一片即可完成兩路信號的整形。其最高輸入頻率達100MHz，傳輸延遲時(shí)間只有4ns，工作電壓范圍是3V~5V，本系統采用單+5V供電。

D觸發(fā)器是用TI公司的SN74LVC74，14腳封裝，工作電壓范圍為1.65~3.5V，允許5V輸入信號，內部有兩個(gè)獨立的D觸發(fā)器，分別帶有置位和復位功能引腳，本系統只用一個(gè)觸發(fā)器，如圖4-13所示，一路信號接在時(shí)鐘輸入引腳，另一路接在D輸入引腳，SN74LVC74的時(shí)鐘輸入信號頻率允許達到100MHz，所以可以與整形電路輸出直接相接。D觸發(fā)器的輸出接到DSP的數據線(xiàn)上。