IC測試基本原理與ATE測試向量生成

圖4 ATE測試向量格式

2.2 ATE測試向量的生成

對簡(jiǎn)單的集成電路，如門(mén)電路，其ATE測試向量一般可以按照ATE向量格式手工完成。而對于一些集成度高，功能復雜的IC，其向量數據龐大，一般不可能依據其邏輯關(guān)系直接寫(xiě)出所需測試向量，因此，有必要探尋一種方便可行的方法，完成ATE向量的生成。

在IC設計制造產(chǎn)業(yè)中，設計、驗證和仿真是不可分離的。其ATE測試向量生成的一種方法是，從基于EDA工具的仿真向量（包含輸入信號和期望的輸出），經(jīng)過(guò)優(yōu)化和轉換，形成ATE格式的測試向量。

依此，可以建立一種向量生成方法。利用EDA工具建立器件模型，通過(guò)建立一個(gè)Test bench仿真驗證平臺，對其提供測試激勵，進(jìn)行仿真，驗證仿真結果，將輸入激勵和輸出響應存儲，按照ATE向量格式，生成ATE向量文件。其原理如圖5所示。

圖5 ATE向量生成示意圖

2.3測試平臺的建立

（1）DUT模型的建立

①164245模型：在Modelsim工具下用Verilog HDL語(yǔ)言[5]，建立164245模型。164245是一個(gè)雙8位雙向電平轉換器，有4個(gè)輸入控制端：1DIR，1OE，2DIR，2OE；4組8位雙向端口：1A，1B，2A，2B.端口列表如下：

input DIR_1，DIR_2，OE_1，OE_2；

inout [0：7] a_1，a_2，b_1，b_2；

reg [0：7] bfa1，bfb1，bfa2，bfb2；//緩沖區

②緩沖器模型：建立一個(gè)8位緩沖器模型，用來(lái)做Test bench與164245之間的數據緩沖，通過(guò)在Testbench總調用緩沖器模塊，解決Test bench與164245模型之間的數據輸入問(wèn)題。

（2）Test bench的建立

依據器件功能，建立Test bench平臺，用來(lái)輸入仿真向量。

Test bench中變量定義：

reg dir1，dir2，oe1，oe2；//輸入控制端

reg[0：7] a1，a2，b1，b2；//數據端

reg[0：7] A1_out[0：7]；//存儲器，用來(lái)存儲數據

reg[0：7] A2_out[0：7]；

reg[0：7] B1_out[0：7]；

reg[0：7] B2_out[0：7]；

通過(guò)Test bench提供測試激勵，經(jīng)過(guò)緩沖區接口送入DUT，觀(guān)察DUT輸出響應，如果滿(mǎn)足器件功能要求，則存儲數據，經(jīng)過(guò)處理按照ATE圖形文件格式產(chǎn)生*.MDC文件；若輸出響應有誤，則返回Test bench和DUT模型進(jìn)行修正。其原理框圖可表示如圖6所示。

圖6 Test bench驗證平臺框圖

（3）仿真和驗證

通過(guò)Test bench給予相應的測試激勵進(jìn)行仿真，得到預期的結果，實(shí)現了器件功能仿真，并獲得了測試圖形。圖7和圖8為部分仿真結果。

圖7仿真數據結果

在JC-3165的*.MDC圖形文件中，對輸入引腳，用“1”和“0”表示高低電平；對輸出引腳，用“H”和“L”表示高低電平：“X”則表示不關(guān)心狀態(tài)。由于在仿真時(shí)，輸出也是“0”和“1”，因此在驗證結果正確后，對輸出結果進(jìn)行了處理，分別將“0”和“1”轉換為“L”和“H”，然后放到存儲其中，最后生成*.MDC圖形文件。

圖8生成的*.MDC文件

3結論

本文在Modelsim環(huán)境下，通過(guò)Verilog HDL語(yǔ)言建立一個(gè)器件模型，搭建一個(gè)驗證仿真平臺，對164245進(jìn)行了仿真，驗證了164245的功能，同時(shí)得到了ATE所需的圖形文件，實(shí)現了預期所要完成的任務(wù)。

隨著(zhù)集成電路的發(fā)展，芯片設計水平的不斷提高，功能越來(lái)越復雜，測試圖形文件也將相當復雜且巨大，編寫(xiě)出全面、有效，且基本覆蓋芯片大多數功能的測試圖形文件逐漸成為一種挑戰，在A(yíng)TE上實(shí)現測試圖形自動(dòng)生成已不可能。因此，有必要尋找一種能在EDA工具和ATE測試平臺之間的一種靈活通訊的方法。

目前常用的一種方法是，通過(guò)提取EDA工具產(chǎn)生的VCD仿真文件中的信息，轉換為ATE測試平臺所需的測試圖形文件，這需要對VCD文件有一定的了解，也是進(jìn)一步的工作。