雷達系統的數字基帶和射頻域集成挑戰

可重新配置的雷達系統采用FPGA和DSP制式的數字技術(shù)。數字技術(shù)與射頻技術(shù)結合可以實(shí)現極高的靈活度，適應當前雷達應用對不同波形和配置的嚴苛需求。因此，基帶工程師團隊一直應用與射頻團隊不同的設計方法和測試工具。不同技術(shù)的結合為系統集成測試帶來(lái)了重大挑戰。

本文將介紹一個(gè)應用單一測量平臺應對上述挑戰的方法。該平臺能夠幫助雷達系統集成商方便地驗證和調試其設計。該方法支持在雷達發(fā)射機或接收機路徑中進(jìn)行矢量信號分析儀(VSA)測量，以及結合邏輯分析儀測量FPGA硬件、結合示波器測量模擬中頻或射頻電平、結合信號(頻譜)分析儀測量射頻激勵器和接收機鏈路。三種儀器都可以導出捕獲的信號并輸入通用分析環(huán)境，以幫助設計人員查明混合信號鏈路任意點(diǎn)可能存在的問(wèn)題，最終成功完成系統集成。

線(xiàn)性調頻雷達設計實(shí)例

脈沖壓縮是擴展雷達系統探測距離并提高分辨率的一個(gè)常用方法。對脈沖進(jìn)行頻率或相位調制，脈沖每個(gè)部分都將具有各自獨特的頻率或相位編碼。借助獨特的頻率和相位分量，我們可以更輕松且更徹底地分離目標回波，排除回波信號頻域重疊的干擾。脈沖壓縮可以降低脈沖的峰值功率要求，并減少雷達脈沖被探測到的概率。在整個(gè)脈寬內以“線(xiàn)性”方式對脈沖進(jìn)行頻率調制是一種脈沖壓縮類(lèi)型?！熬€(xiàn)性”頻率調制也稱(chēng)為“線(xiàn)性調頻雷達”頻率調制。

使用安捷倫的SystemVue可以獲得高水平的雷達基帶設計(參見(jiàn)圖1)。生成I和Q矢量調制線(xiàn)性調頻雷達信號，進(jìn)行四倍因數上采樣，應用根升余弦濾波并上變頻至數字中頻。使用SystemVue生成硬件描述語(yǔ)言(HDL)代碼，推動(dòng)X(jué)ilinx Virtex-4 FPGA基帶設計的FPGA實(shí)現。

圖1：具有數字基帶功能的線(xiàn)性調頻雷達發(fā)射機部分。

然后，導出數字中頻信號并輸入數模轉換器。最后，生成的模擬中頻信號上變頻至射頻頻率，經(jīng)過(guò)功率放大器并由天線(xiàn)發(fā)射。

高級設計仿真

FPGA實(shí)現前可進(jìn)行高級設計仿真。將仿真數字中頻信號輸入89600矢量信號分析(VSA)工具(結果如圖2所示)。在本例中，左上角面板顯示的是需要的頻率頻譜內容，右上角面板顯示的是整個(gè)雷達脈寬內的線(xiàn)性頻移，左下角面板顯示的是雷達脈沖幅度時(shí)域視圖，右下角面板顯示的是傳統的數字矢量調制實(shí)部視圖。四個(gè)視圖是比較真實(shí)硬件測得信號的“黃金標準”。

圖2：在VSA應用軟件中解調仿真數字中頻信號。

查看整個(gè)信號路徑

基帶設計采用FPGA方式實(shí)現，因此在矢量調制路徑中輸入不同信號并結合邏輯分析儀可以深入測試FPGA。測試設置如圖3所示。左側為邏輯分析儀，通過(guò)“飛線(xiàn)”將探頭連接至Digitech ExtremeDSP Xilinx Virtex-4平臺的0.1英寸頭引腳。飛線(xiàn)探頭可以為每個(gè)數字數據信號提供獨立的同軸連接。多個(gè)接地連接可以確保探測到的信號具有良好的完整性。

圖3：邏輯分析儀探測內部FPGA信號(L),示波器探測數模轉換器輸出模擬中頻(R)。兩者都運行著(zhù)VSA軟件。

右側為示波器，模擬中頻信號通過(guò)SMB連接器由DigiTech平臺的數模轉換器輸出，然后經(jīng)由一條同軸電纜進(jìn)入示波器。請注意，Xilinx USB JTAG編程電纜用于連接Virtex-4 FPGA所在位置的JTAG鏈路。最終，JTAG連接將用于切換FPGA內部的多路復用器，以通過(guò)內部FPGA路由資源獲取所關(guān)注的信號。