基于高吞吐率WLR測試的 ACS集成測試系統

引言

隨著(zhù)器件繼續小型化，半導體器件可 靠性測試以及器件壽命預測面臨極大挑戰。由于新材料和新工藝的復雜性增大，器件 失效的隨機性也在增加。1 這需要產(chǎn)生更 大的統計樣本測試數據。雖然傳統的應力 -開(kāi)關(guān)-測量可靠性測試技術(shù)能實(shí)現龐大數 量的器件測試，但這種方法可能存在問(wèn)題。使用TDDB，工程師需要監測軟擊穿和漸進(jìn) 式擊穿。采用NBTI，必須最小化器件弛豫并以極快的速度完成測量。在測試單個(gè)器 件的層面上，某些問(wèn)題還是可控的，但在 實(shí)際時(shí)間段內順序測試單個(gè)器件不能提供 大量的統計樣本數據。

圖1. 采用SMU-per-pin（每管腳SMU）架構的ACS集成 測試系統舉例

此應用筆記討論了如何克服ACS集成 測試系統和SMU（源-測量單元）-per-pin 配置條件下的可靠性測試挑戰。使用吉時(shí) 利2600系列源表和自動(dòng)特性分析套件（ACS） 軟件，可以針對越來(lái)越復雜的測試（例如 TDDB、NBTI和HCI）實(shí)現中等規模系統（20 ～40引腳）。由于A(yíng)CS中含有全自動(dòng)探測器 控制和自動(dòng)測試序列功能，因而可以實(shí)現 高吞吐量測試。去除開(kāi)關(guān)后，SMU-per-pin 配置在提供系統靈活性和易用性方面還起到 了重要作用。此外，ACS提供了集成測試流 環(huán)境、方便的點(diǎn)-擊操作，而且包含常規可 靠性測試，例如： • TDDB、Vramp、JRamp（JEDEC標準測試） • HCI（NBTI）、即時(shí)NBTI、NBTI快速SMU • EM、等溫EM（JEDEC標準測試） 用戶(hù)可以利用標準庫的模塊作為模板， 用ACS快速開(kāi)發(fā)自用測試。圖2示出了用ACS 進(jìn)行TDDB測試的例子。

SMU-Per-Pin WLR測試

SMU-per-pin的理念非常簡(jiǎn)單——從系 統架構中去掉開(kāi)關(guān)矩陣并用獨立SMU代替漏 掉的引腳連接。用創(chuàng )新的TSP-LinkTM 將幾 臺2600系列儀器連起來(lái)像一臺儀器那樣工 作。為了更好地理解SMU-per-pin架構的優(yōu) 點(diǎn)，請考慮下面兩種情況。 • 測試共用引腳結構 • 同時(shí)測試幾個(gè)器件的可靠性

共用襯墊/引腳測試結構

考慮圖3的共用引腳器件。4個(gè)MOSFET 共用柵極和襯底引腳連接，而且每個(gè)MOSFET 的漏極和源極引腳單獨連接。共用SMU配置 可以使用4臺SMU和一個(gè)開(kāi)關(guān)矩陣順序測試器件。將結構劃分為幾個(gè)較小的設備后，測試 時(shí)間因開(kāi)關(guān)而延長(cháng)了。此外，劣化恢復出現 在大多數可靠性測試的開(kāi)關(guān)過(guò)程中，從而使 測量的劣化和接下來(lái)的壽命預測出現變化。在此情況下的共用SMU架構存在另一個(gè) 缺點(diǎn)。在測量一個(gè)器件時(shí)，剩余器件受柵極 電壓變化的影響。這會(huì )給柵極應力帶來(lái)不應有的變化。SMU-per-pin架構具有消除開(kāi)關(guān) 延時(shí)、實(shí)現并行測試的顯著(zhù)優(yōu)點(diǎn)，這無(wú)需驅 動(dòng)每個(gè)結構的柵極。

TDDB和NBTI

圖4示出了多器件TDDB測試結構的共用 SMU和SMU-per-pin配置。在開(kāi)關(guān)（共用SMU） 情況下，SMU1提供連續應力至測試序列的全 部結構，SMU2順序測量每個(gè)器件。在順序分 析結構的過(guò)程中，開(kāi)關(guān)延時(shí)和有限的測量速 度合在一起會(huì )限制每個(gè)結構的測量速度。因 此，必須分析這些延時(shí)并折合至壽命分析以保證準確推測壽命。而且，如果一個(gè)結構遭 受災難性的故障，本組的其它結構將遭受電 壓瞬變、暫時(shí)失去應力條件并可能使測量結 果不準確。SMU-per-pin架構不受開(kāi)關(guān)延時(shí) 和結構不良連接的影響，但更重要的是測量 速度非?？?，這對于采集高速漸進(jìn)擊穿現象 而言至關(guān)重要。

上一頁(yè) 1 2 下一頁(yè)