大容量高速率FPGA產(chǎn)品測試綜合方案

　　現在FPGA的一個(gè)發(fā)展趨勢是把CPU、MCU集成進(jìn)來(lái)，甚至在FPGA內部實(shí)現片上系統都是可能的，這對FPGA的門(mén)數、時(shí)鐘速率，功耗都提出了很高的要求。同時(shí)，這些變化對測試企業(yè)也是一種潛在的挑戰。

　　從不同層面考量解決方案

　　按照現在FPGA的發(fā)展狀況，單純靠軟件的方法，是無(wú)法做好產(chǎn)品檢測的，要把軟件與硬件結合起來(lái)。

　　一是大容量?，F在百萬(wàn)門(mén)級FPGA的應用已經(jīng)很多了。對設計工程人員來(lái)說(shuō)，門(mén)數的增多必然會(huì )對設計提出更高的要求。比如在FPGA不同模塊進(jìn)行拼接合成的過(guò)程中，必然會(huì )遇到模塊與模塊之間的接口問(wèn)題，而傳統的仿真、測試僅限于模塊內部或模塊自身，涉及模塊與模塊之間的協(xié)同問(wèn)題，往往是實(shí)時(shí)信號，無(wú)法用靜態(tài)的仿真工具體現出來(lái)，這時(shí)就需要外部測試儀器的介入。

　　二是高速率?，F在FPGA內部信號速率變化得很快，頻率可以達到300MHz、500MHz，甚至更高，局部可能會(huì )有上1000MHz的時(shí)鐘速率。另外FPGA接口速率也有很大提高，比如現在通信行業(yè)經(jīng)常用到FPGA做橋片、數據發(fā)送器或接收器，最高速率已達到28GHz，以往經(jīng)常使用IC，而現在為了實(shí)現更加靈活的協(xié)議操作度，往往使用FPGA來(lái)實(shí)現。在時(shí)鐘速率較低的情況下，不需要進(jìn)行過(guò)多的測量驗證，誤碼率也可以達到相關(guān)要求，可是當速率提高到28GHz時(shí)，如果沒(méi)有一個(gè)更好的測量手段，將很難對系統做出客觀(guān)正確的判斷。

　　解決方案需要從不同層面進(jìn)行考量。第一個(gè)層面需要對承載FPGA的PCB板進(jìn)行測量，比如它的走線(xiàn)、設計、過(guò)孔等，在測試中可以通過(guò)阻抗、差損等專(zhuān)用的信號外展性測試方案，對PCB的質(zhì)量進(jìn)行評估。這可使測試者了解這個(gè)PCB板可以跑多快的速率。第二個(gè)層面是對信號本身的質(zhì)量進(jìn)行考察?，F在FPGA的高速接口都可以對信號的擺幅、預加重等參數進(jìn)行調節，在接收端對均衡、時(shí)鐘恢復等參數進(jìn)行調節。但這些參數究竟調速到什么程度是最優(yōu)的呢？這就需要在板級對信號進(jìn)行采集，然后進(jìn)行分析，提供一種類(lèi)似仿真的功能。它可以在測量系統中，把FPGA的內部設置直觀(guān)地反映到信號中去，不需要實(shí)際調節FPGA的參數，而是在測量系統中反映出來(lái)。第三個(gè)層面涉及誤碼的測量?？蛻?hù)顯然更關(guān)心接收端的容限能力，即能接受多差的信號，而不出現誤碼。

　　當然，對FPGA的測試大部分是通過(guò)軟件實(shí)現的。首先是成本比較低，不需要外購設備和儀器。其次是可以把大部分的設計缺陷找出來(lái)。但是軟件方式，無(wú)論是靜態(tài)仿真，還是動(dòng)態(tài)仿真，都存在部分測試需求無(wú)法滿(mǎn)足的情況。比如實(shí)時(shí)性問(wèn)題，因為FPGA總是作為運算系統的一個(gè)子模塊來(lái)運行的。FPGA配合板內其他模塊時(shí)的工作狀態(tài)，用仿真工具是沒(méi)法直接測量的，比如是否要設置一些容限，是否進(jìn)行一些時(shí)鐘的約束性保護等，都需要用到外部的測量設備。另外，在測試的精度方面，FPGA的內部軟件測試只能做邏輯信號的狀態(tài)采集，無(wú)法看到定時(shí)信息。而FPGA中定時(shí)的測試數據又是非常重要的。這些測量也只能通過(guò)外部硬件設備來(lái)完成?？傊?，按照現在FPGA的發(fā)展狀況，單純靠軟件的方法，是無(wú)法做好產(chǎn)品檢測的。但也不能完全摒棄軟件方法，要把軟件與硬件結合起來(lái)，用軟件方法可以發(fā)現產(chǎn)品中80%的問(wèn)題，剩下20%的問(wèn)題只能用外部的儀器來(lái)測量。但是，這20%的問(wèn)題往往需要花費80%的時(shí)間和精力去處理。

　　組合應用測試工具

　　泰克很早就預計到數字電路的發(fā)展是一個(gè)不可阻擋的趨勢，數字電路的趨勢是高速化、串行化。

　　至于測試工具的選擇，無(wú)外乎是示波器與邏輯分析儀等。邏輯分析儀是數字化的采集設備，專(zhuān)門(mén)用于檢測數字邏輯。它通道數多，本身狀態(tài)時(shí)鐘速率可以達到2G～3GHz，可以與局部時(shí)鐘、系統時(shí)鐘匹配起來(lái)，可以以時(shí)鐘的節拍，對信號進(jìn)行鎖存，從而看到FPGA內部的工作狀態(tài)。在泰克的示波器家族中MSO（混合信號示波器），即帶有邏輯通道的示波器，是非常重要的一類(lèi)，它還可以看到模擬信號。

　　對不同規模的FPGA進(jìn)行調試會(huì )用到不同的設備：如果對大容量FPGA進(jìn)行檢測，邏輯分析儀更適合一些，它的通道數更多，狀態(tài)速率更匹配于大容量FPGA；如果是對一些小型FPGA進(jìn)行檢測，MSO更加適合，它除了可以測量邏輯信號之外，還可以測量模擬信號。另外，在泰克的解決方案中，還有一套邏輯分析儀與示波器匹配使用的方案，可以讓用戶(hù)既看到邏輯信號又看到模擬信號，即從兩種不同角度對一個(gè)信號進(jìn)行觀(guān)測。

　　泰克很早就預計到數字電路的發(fā)展是一個(gè)不可阻擋的趨勢，數字電路的趨勢是高速化、串行化。泰克在FPGA調試的重要工具發(fā)展方面有著(zhù)長(cháng)期的積累。2011年泰克公司又收購了Veridae公司，以擴展大規模ASIC/FPGA設計仿真產(chǎn)品線(xiàn)，提供了Clarus、Certus、Corus系列產(chǎn)品，針對SoC、ASIC設計、原形驗證以及系統設計提供片上儀器測試方案。如Certus調試套件就是一種靈活的、經(jīng)過(guò)驗證的解決方案，可以用于所有高端Xilinx或Altera FPGAs及各種現有的FPGA原型電路板上，而不管特定ASIC設計采用什么I/O或FPGA拓撲。