數字存儲示波器的設計

1．掌握數字示波測量的基本原理。
2．熟悉數字存儲示波器的硬件結構。
3．掌握虛擬數字存儲示波器的CVI軟件設計。

設計虛擬數字存儲示波器
（1）設計一個(gè)包含耦合方式選擇、伏/格調整、觸發(fā)源選擇、時(shí)基選擇等基本功能的虛擬數字存儲示波器界面，要求顯示屏水平刻度為10div，垂直刻度為10div。
（2）在完成內容（1）的基礎上實(shí)現幅值、時(shí)基可調的虛擬雙蹤數字存儲示波器。
要求：①垂直靈敏度至少包含50mV/div、0.1V/div、0.5V/div、1V/div四檔；②掃描速度至少包含0.1u/div、1u/div、10u/div、100u/div、500u/div、1m/div、10m/div、0.1s/div八檔；③增加雙蹤示波功能，能同時(shí)顯示兩路被測信號波形。
（3）數據處理設計
要求：①顯示被測信號幅值包括：有效值、峰峰值、平均值；②顯示被測信號的頻率值。
（4）在電子測量實(shí)驗箱中示波器硬件提供32K存儲深度的基礎上設計波形存儲、回放功能。

三、實(shí)驗器材

1．SJ-8002B電子測量實(shí)驗箱 1臺
2．計算機 1臺
3．信號源（也可以使用平臺的DDS信號源） 2臺
4．Q9線(xiàn) 1 條
5．示波器 1臺

4．1 數字示波器原理

數字存儲示波器是用 A/D 變換器把模擬信號轉換成數字信號，然后把數據存儲在半導體存儲器 RAM 中。當有需要時(shí)，將 RAM 中存儲的內容調出，通過(guò) LCD 用點(diǎn)陣或連線(xiàn)的方式再現波形，其原理框圖可以參考圖1。在這種示波器中信號處理和信號顯示功能是分開(kāi)的，它的性能主要取決于進(jìn)行信號處理的AD、RAM 和微處理器的性能。由于采用 RAM 存儲器，可以快寫(xiě)數慢讀數，使得即使在觀(guān)察緩慢信號時(shí)也不會(huì )有閃爍現象。

4．2 虛擬數字存儲示波器組成

圖1 虛擬數字存儲示波器

虛擬示波器將計算機和測量系統融合于一體，用計算機軟件代替傳統儀器的某些硬件的功能，用計算機的顯示器代替傳統儀器物理面板。通過(guò)相關(guān)的軟件可以設計出的操作方便、形象逼真的儀器面板，不僅可以實(shí)現傳統示波器的功能，而且具有存儲、再現、分析、處理波形等特點(diǎn)，還可以進(jìn)行各種信號的處理、加工和分析，完成各種規模的測量任務(wù)。而且儀器的體積小、耗電少，方便攜帶，可以在不同的計算機上使用。
因此，在SJ-8002B中，也引用了虛擬數字存儲示波器的原理來(lái)實(shí)現數據的采集。其中的信號調理、AD轉換、存儲數據的SRAM以及控制邏輯都在是實(shí)驗平臺中，計算機主要起到了數據的處理和顯示的作用。

4．3 SJ-8002B電子測量實(shí)驗箱示波器硬件結構

4.3.1測試范圍及采集參數調整范圍
測試電壓幅度范圍：－20V～＋20V（峰峰值）
測量頻率范圍：1Hz～1MHz
采樣時(shí)鐘：

可程控增益：

數據緩存深度：64KB
對采集的數據進(jìn)行分析，顯示波形的峰值、平均值、有效值和頻率、周期等參數。

4.3.2 硬件原理圖

圖2 SJ8002B示波器硬件原理圖

圖2為示波器模塊的原理框圖。由圖可見(jiàn)，高速采集的雙通道是完全獨立的，因此可以完成多種不同的測試任務(wù)，實(shí)現虛擬雙蹤數字存儲示波器的各種功能。

4.3.3 控制邏輯
示波器的硬件控制主要分為數據寫(xiě)入（采集）和數據讀出（顯示）兩個(gè)部分。其中控制邏輯全部都在存儲在CPLD內部，如圖3所示：

圖3 示波器的硬件控制邏輯

Ain1和Ain2通道接入同樣的采樣時(shí)鐘，同時(shí)進(jìn)行轉換。轉換后的數據經(jīng)過(guò)緩沖器，送至SRAM鎖存。當一次采集完成后，由主機讀回數據，進(jìn)行進(jìn)一步的處理，如濾波、顯示等。
數據寫(xiě)入：AD9288在采樣時(shí)鐘CLK的控制下，將兩路輸入模擬信號數字離散為8bit數字信號經(jīng)過(guò)數據緩沖器送至SRAM。地址由同一個(gè)地址計數器提供，該地址計數器為加/減計數器（采集數據時(shí)遞增，讀取時(shí)遞減）。這樣，每次采集所得數據都會(huì )順利的存入SRAM中。

4.3.4采集部分
采集部分的關(guān)鍵器件是ADI公司的AD9288，它是8bit雙通道含有采樣保持電路的單片集成的模/數轉換器，具有低功耗、體積小、動(dòng)態(tài)特性好、易于實(shí)用的特點(diǎn)。雙8bits、40MSPS，低功耗（每個(gè)通道90mw），SNR=47DB（在41MHz時(shí)），每個(gè)通道的模擬輸入范圍1.024Vp-p，中心電平Vin0=1/3 Vdd，3.0V模擬供電（2.7V-3.6V），兩種數據輸出模式（補碼或原碼），電平兼容TTL/CMOS。

4.3.5 調理電路
由于A(yíng)D9288采用了差分輸入，所以需要將實(shí)驗板的模擬輸入的直流耦合單邊信號，無(wú)失真的轉化為差分信號，并將信號的幅度進(jìn)行平移，以滿(mǎn)足AD9288 0.5～1.5V的輸入要求。采用了如下的通道電路實(shí)現信號的轉換。

圖4 差分信號轉化電路

電路中，U1是一個(gè)跟隨器，作用是阻抗匹配；差分信號的產(chǎn)生采用了2個(gè)運算放大器，其中U2是作為輸入的同相放大器，U3是作為輸入補給的反相放大器。兩個(gè)二極管和U4組成了信號平移部分。

4.3.6 衰減和增益控制電路
由于示波器的測試范圍（-20V~+20V）比AD9288的測試范圍（0.5V~1.5V）寬，因此，在采集電路的前端加入信號衰減和信號增益兩級幅度調整電路，保證測量的正確性以及提高測量的精確度。