使用OriginLab進(jìn)行PMT能譜分析
加入技術(shù)交流群
首先介紹ADC的調試（ADC子板還要經(jīng)過(guò)設計者的硬件等測試），對于SEP來(lái)說(shuō)ADC的調試就是確認FPGA接收從ADC來(lái)的采樣值是否正確。所以ADC采集PMT的信號并轉換成數字信號送到FPGA，通過(guò)Virtual JTAG調試工具又從FPGA邏輯內讀取ADC采樣值進(jìn)行離線(xiàn)分析。
本文引用地址：http://dyxdggzs.com/article/201701/338055.htm讀取ADC采樣值時(shí)Virtual JTAG工具的使用方法介紹，對應的Quartus II工程名稱(chēng)是SEP_ES_debug，此時(shí)Virtual JTAG邏輯借用了TDC調試中用到的兩個(gè)FIFO，即一個(gè)FIFO用于存儲ADC采樣值，另一個(gè)FIFO用于存儲ADC采樣值的積分值。所以在讀取ADC采樣值時(shí)，首先要往第一個(gè)FIFO里寫(xiě)入ADC采樣值，使能信號通過(guò)按鈕“FIFO Push CMD”發(fā)送，發(fā)送同時(shí)將滑動(dòng)條設置為“1”（此時(shí)相當于給這個(gè)FIFO一個(gè)寫(xiě)使能信號），如果要停止寫(xiě)這個(gè)FIFO，那么就再次按這個(gè)按鈕的同時(shí)將滑動(dòng)條的設置為“0”（清除寫(xiě)使能）。讀FIFO的時(shí)候點(diǎn)擊按鈕“Full Read FIFO”的同時(shí)在“Par1”輸入窗口里設置讀取的數目（注意此時(shí)Slider也需要同時(shí)設置為0）。（筆者注：Virtual JTAG調試平臺參考其他文章）
在OriginPro里分析ADC采樣值，新建一個(gè)WorkBook，將讀取到的ADC采樣值拷貝到book中（新建的book默認有兩列，即A列和B列，必須先刪除一列），選擇整列數據后使用Plot下Line命令（如圖1所示）重建信號，如圖2所示。
圖1：在OriginPro中分析ADC采樣值
圖2：重建后的ADC信號
注意圖2重建后的ADC信號，是通過(guò)PMT脈沖產(chǎn)生的另外一個(gè)trigger信號觸發(fā)FPGA邏輯鎖存100個(gè)samples并存往FIFO。所以，在圖2中看出的效果是各個(gè)脈沖之間間隔一致。
下面介紹PMT能譜測試，能譜測試的原始數據是ADC采樣值的積分，存儲在Virtual JTAG邏輯的第二個(gè)FIFO中。點(diǎn)擊按鈕“FIFO Push CMD”的同時(shí)將滑動(dòng)條設置為“3”來(lái)使能邏輯向FIFO里寫(xiě)入積分值，如果要停止寫(xiě)這個(gè)FIFO，那么就再次按這個(gè)按鈕的同時(shí)將滑動(dòng)條的設置為“2”。讀FIFO的時(shí)候點(diǎn)擊按鈕“Full Read FIFO”（注意此時(shí)Slider要設置為非0），這時(shí)不需要在“Par1”輸入窗口里設置讀取的數目，因為在Tcl代碼里已經(jīng)寫(xiě)死了，如果需要修改讀取的數目，可以在tcl代碼里直接修改。
評論