關(guān)于測量中的建立時(shí)間和保持時(shí)間的理解
加入技術(shù)交流群
建立時(shí)間與保持時(shí)間
本文引用地址：http://dyxdggzs.com/article/201701/338025.htm建立時(shí)間（Tsu：set up time）是指在時(shí)鐘沿到來(lái)之前數據從不穩定到穩定所需的時(shí)間，如果建立的時(shí)間不滿(mǎn)足要求那么數據將不能在這個(gè)時(shí)鐘上升沿被穩定的打入觸發(fā)器；保持時(shí)間（Th：hold time）是指數據穩定后保持的時(shí)間，如果保持時(shí)間不滿(mǎn)足要求那么數據同樣也不能被穩定的打入觸發(fā)器。建立與保持時(shí)間的簡(jiǎn)單示意圖如下圖1所示。
圖1 保持時(shí)間與建立時(shí)間的示意圖
在FPGA設計的同一個(gè)模塊中常常是包含組合邏輯與時(shí)序邏輯，為了保證在這些邏輯的接口處數據能穩定的被處理，那么對建立時(shí)間與保持時(shí)間建立清晰的概念非常重要。下面在認識了建立時(shí)間與保持時(shí)間的概念上思考如下的問(wèn)題。舉一個(gè)常見(jiàn)的例子。
圖2 同步設計中的一個(gè)基本模型
圖2為統一采用一個(gè)時(shí)鐘的同步設計中一個(gè)基本的模型。圖中Tco是觸發(fā)器的數據輸出的延時(shí)；Tdelay是組合邏輯的延時(shí)；Tsetup是觸發(fā)器的建立時(shí)間；Tpd為時(shí)鐘的延時(shí)。如果第一個(gè)觸發(fā)器D1建立時(shí)間最大為T(mén)1max，最小為T(mén)1min，組合邏輯的延時(shí)最大為T(mén)2max，最小為T(mén)2min。問(wèn)第二個(gè)觸發(fā)器D2立時(shí)間T3與保持時(shí)間T4應該滿(mǎn)足什么條件，或者是知道了T3與T4那么能容許的最大時(shí)鐘周期是多少。這個(gè)問(wèn)題是在設計中必須考慮的問(wèn)題，只有弄清了這個(gè)問(wèn)題才能保證所設計的組合邏輯的延時(shí)是否滿(mǎn)足了要求。
下面通過(guò)時(shí)序圖來(lái)分析：設第一個(gè)觸發(fā)器的輸入為D1，輸出為Q1,第二個(gè)觸發(fā)器的輸入為D2，輸出為Q2；
時(shí)鐘統一在上升沿進(jìn)行采樣，為了便于分析我們討論兩種情況即第一：假設時(shí)鐘的延時(shí)Tpd為零，其實(shí)這種情況在FPGA設計中是常常滿(mǎn)足的，由于在FPGA 設計中一般是采用統一的系統時(shí)鐘，也就是利用從全局時(shí)鐘管腳輸入的時(shí)鐘，這樣在內部時(shí)鐘的延時(shí)完全可以忽略不計。這種情況下不必考慮保持時(shí)間，因為每個(gè)數據都是保持一個(gè)時(shí)鐘節拍同時(shí)又有線(xiàn)路的延時(shí)，也就是都是基于CLOCK的延遲遠小于數據的延遲基礎上，所以保持時(shí)間都能滿(mǎn)足要求，重點(diǎn)是要關(guān)心建立時(shí)間，此時(shí)如果D2的建立時(shí)間滿(mǎn)足要求那么時(shí)序圖應該如圖3所示。
從圖中可以看出如果：
T-Tco-Tdelay>T3
即： Tdelay< T-Tco-T3
那么就滿(mǎn)足了建立時(shí)間的要求，其中T為時(shí)鐘的周期，這種情況下第二個(gè)觸發(fā)器就能在第二個(gè)時(shí)鐘的升沿就能穩定的采到D2，時(shí)序圖如圖3所示。
圖3 符合要求的時(shí)序圖
如果組合邏輯的延時(shí)過(guò)大使得
T-Tco-Tdelay 那么將不滿(mǎn)足要求，第二個(gè)觸發(fā)器就在第二個(gè)時(shí)鐘的升沿將采到的是一個(gè)不定態(tài)，如圖4所示。那么電路將不能正常的工作。
相關(guān)推薦
技術(shù)專(zhuān)區
評論