高速串行總線(xiàn)——一致性測試方案

觀(guān)察接收端芯片內部信號

接收端測試和調試的難點(diǎn)在于無(wú)法直接用探頭探測到器件內部。許多接收端芯片內部有輸入濾波器用來(lái)補償傳輸鏈路的損耗和傳輸線(xiàn)效應，給CDR提供更“干凈”的信號。因此，示波器探頭所看到的信號是在濾波器之前的信號。

帶有可編程DSP技術(shù)的高級的示波器能夠以接收端芯片的角度，捕獲“虛擬探測點(diǎn)”的信號。通過(guò)在示波器中應用FIR濾波器，示波器能夠顯示在輸入濾波器之前和之后的信號。這樣提供了更加精確的，影響CDR工作的抖動(dòng)測試數據。圖7a 和7b 描述了信號經(jīng)過(guò)FIR 輸入濾波器之前和之后的測量差異。

圖7a.接收機測試不帶FIR濾

圖7b. 接收機測試帶有FIR 濾波

接收端幅度靈敏度測量

在信號進(jìn)入到接收端芯片時(shí)，信號不可避免的會(huì )有能量的損失。幅度靈敏度測試就是用來(lái)檢查當信號到達CDR和解串行器時(shí)，接收端能否準確的識別1和0。

接收端時(shí)序測試

時(shí)序測試通過(guò)改變差分對間時(shí)間偏差和上升沿快慢，用來(lái)驗證接收端容限。因此，數據碼型發(fā)生器或任意波形發(fā)生器必須能夠提供差分的信號輸出。

接收端抖動(dòng)容限測量

抖動(dòng)容限測試目的是檢驗接收端能否正確的識別帶有抖動(dòng)的信號。如果能滿(mǎn)足規范要求，說(shuō)明CDR能夠恢復出正確的時(shí)鐘，并能準確的在UI中間進(jìn)行采樣。這也意味著(zhù)即使信號中有抖動(dòng)，解串行器仍能夠正確的識別數據。圖8描述了抖動(dòng)容限測試的組成。

圖8：接收端抖動(dòng)測試組成

對于時(shí)鐘嵌入式、8B/10B的鏈路，例如PCIe，嚴格的抖動(dòng)容限測試是非常重要的。波形發(fā)生器必須具有提供生成特定幅度、頻率和調試方式(例如正弦波、方波三角波)等的抖動(dòng)的能力。為了能夠充分的模擬DUT所可能遇到的壓力，波形發(fā)生器必須能都在上升沿和下降沿施加抖動(dòng)。

目前，各個(gè)工作組對在接收端測試中的碼間干擾(ISI)抖動(dòng)干擾越來(lái)越感興趣。工程師和研究人員正在評估ISI對接受端的影響，以及如何更好的測試和刻畫(huà)碼間干擾抖動(dòng)。例如DisplayPort 標準和HDMI 標準中，需要使用電纜模擬器(cable emulator)模型用以模擬最差情況下的ISI。