高速串行總線(xiàn)——一致性測試方案

使用差分探頭進(jìn)行信號探測

真正的差分探頭具有低的損耗、良好的信號保真度。圖4描述了在接收端芯片處使用差分探頭測試的例子。

圖4：在接收端使用差分探頭探測信號圖

真正的差分測試不像偽差分測試，僅需要一個(gè)示波器通道，無(wú)需對波形使用數學(xué)運算。這樣可以更好的利用示波器多通道、高采樣率的優(yōu)勢，同時(shí)測試更多的差分信號。有利于高速串行信號多通道測試。

使用SMA真差分探頭

對于一致性測試點(diǎn)定義在連接器或是夾具端面的串行標準而言，探頭輸入端是SMA接口的差分探頭是最理想的信號探測方法。探頭的兩個(gè)SMA輸入端提供了100歐姆的差分端接，并且提供用戶(hù)可調節的端接電壓，端接電壓可以根據不同的信號類(lèi)型而選擇。如果信號發(fā)送端驅動(dòng)100歐姆的負載，共模的連接器可以開(kāi)路。圖5描述了在連接器端或夾具端使用真差分SMA 探頭的情況。

圖5：使用SMA差分探頭連接在夾具上進(jìn)行信號探測

測試夾具

測試夾具對信號的影響會(huì )隨著(zhù)信號速率上升而變大。因此對高速串行系統進(jìn)行一致性測試必須使用經(jīng)過(guò)認證的合格的夾具?？赡軐τ?Gbps的SATA信號而言，很多夾具的影響可以忽略不計，然而對于速率更快的PCIE和HDMI，夾具的影響非常的大，必須要重新設計現有的夾具系統。

對于某些應用，低成本的FR4板材已經(jīng)不在適用于第二代和第三代串行總線(xiàn)的設計了，因為FR4在高頻情況下表現出更多的損耗、反射和延時(shí)，進(jìn)而不得不采用更昂貴更好的介質(zhì)材料。

測試碼型產(chǎn)生

每一種串行標準都指定了作用在DUT一致性測試中的“黃金”測試碼型。這些指定的碼型是全面測試DUT以達到預期效果的關(guān)鍵。

例如PCI Express，信號發(fā)送端和接收端產(chǎn)生自己的測試碼型。而其他的一些標準采用了更復雜的對信號處理的方式。

如果需要外部產(chǎn)生測試碼型信號，那么測試儀器必須按照規范定義，產(chǎn)生頻率、幅度等完全一致的測試信號激勵DUT?？删幊绦盘栐窗ǎ?p>●定時(shí)數據發(fā)生器提供標準的測試信號，例如TS1和TS2訓練信號或偽隨機碼流(PRBS)

●任意波形發(fā)生其(AWG)提供任意的數據碼型以及真實(shí)環(huán)境中的各種干擾，如噪聲、抖動(dòng)、延時(shí)等

●抖動(dòng)產(chǎn)生源用與改變測試碼型數據的抖動(dòng)以進(jìn)行壓力測試

●全新的多合一的信號發(fā)生器簡(jiǎn)化了模擬波形、數據碼型產(chǎn)生，可以更加方便的調節信號源調制方案

通過(guò)測試儀器之間的互聯(lián)，如示波器、邏輯分析儀和主控機等，實(shí)現自動(dòng)的測試，可以更加準確的完成一致性測試。AWG可以通過(guò)Matlab可自定義的波形數據，以及對示波器所捕獲數據的回放功能，可以加速測試的進(jìn)程。

接收端靈敏度測試

雖然接收端位于各種各樣傳輸路徑的末端，但也必須要滿(mǎn)足不同信號發(fā)射端、不同傳輸路徑的兼容性測試。為了保證兼容性，接收端芯片內部，特別是CDR(時(shí)鐘恢復)和解串行部分，在特定惡劣的場(chǎng)合下必須能夠正常的工作。CDR必須能對帶有抖動(dòng)和噪聲的信號進(jìn)行時(shí)鐘的提取。同樣，解串行器必須按照規范要求容忍一定量的抖動(dòng)、噪聲和通道間的時(shí)間延遲。

測試過(guò)程

改變幅度、斜率和過(guò)零點(diǎn)電壓，增加抖動(dòng)和噪聲

圖6：PCI Express接收端測試環(huán)境

圖6描述了單通道PCI Express接收端測試的組成。根據不同的標準，具體的測試參數、過(guò)程和容限值都有所不同，基本的測試方法描述如下：

●設置DUT進(jìn)入環(huán)回(loopback)模式，用邏輯分析儀、示波器、串行總線(xiàn)協(xié)議分析儀或誤幀檢測儀監控數據發(fā)送端信號是否與測試碼 型一致。

●在數據流中插入“黃金”測試碼型

●改變幅度已確保接收端能準確的識別1和0

●改變差分對的時(shí)間偏差用以檢驗能否容忍真實(shí)電路環(huán)境中的信號延時(shí)

●插入抖動(dòng)確保CDR的PLL能夠跟蹤輸入信號