可能會(huì )對高速數據傳輸造成損害的因素以及測試過(guò)程分析
加入技術(shù)交流群
多年來(lái)，寬同步并行總線(xiàn)已成為數字設備之間進(jìn)行數據交換的主要技術(shù)手段。通過(guò)并行移動(dòng)多個(gè)比特，這些數據總線(xiàn)技術(shù)好像比串行（順序）傳輸技術(shù)的通信速度更快。但遺憾的是，并行總線(xiàn)定時(shí)同步（時(shí)滯）在時(shí)鐘頻率和數據傳輸率較高時(shí)存在嚴重的問(wèn)題，這明顯限制了并行總線(xiàn)傳輸的速度。
此外，這一技術(shù)在支持長(cháng)距離、實(shí)施成本和最終用戶(hù)成本方面也面臨重大挑戰。通過(guò)比較，串行總線(xiàn)只發(fā)送一個(gè)比特流并具有“自時(shí)鐘”機制，因此數據和時(shí)鐘之間沒(méi)有時(shí)序偏差（即同時(shí)傳輸的比特到達時(shí)間之差）。借助串行傳輸，消除了信號同步問(wèn)題，而且整體性能更強。然而，隨著(zhù)技術(shù)進(jìn)步，這個(gè)性能障礙得到解決，另一個(gè)問(wèn)題又出現在人們面前。速度更快的新技術(shù)在化解此項挑戰的同時(shí)，也使設計更趨復雜，而且持續變化的標準也產(chǎn)生了更多新的設計難題，這會(huì )妨礙產(chǎn)品快速上市并增加開(kāi)發(fā)成本。包括 PCI-Express、XAUI、RapidIO、USB, HDMI 和 SATA 在內的一些新的串行數據總線(xiàn)架構所帶來(lái)的數據處理量比幾年前要大好幾個(gè)數量級。
為了確保產(chǎn)品開(kāi)發(fā)的所有階段之間的交互操作性，標準化勢在必行。領(lǐng)先的技術(shù)公司已經(jīng)將2.5-Gbit/s 和 3-Gbit/s的設計產(chǎn)品化，而5-Gbit/s 技術(shù)也即將面世，同時(shí)，10Gbs 已經(jīng)用于網(wǎng)絡(luò )通信的設計。在如此復雜多變的環(huán)境下，工程師極需一些測試解決方案，幫助其迅速輕松地發(fā)現和糾正設計中的問(wèn)題。在此，泰克提供了完備的串行數據測試解決方案，有助于工程師開(kāi)發(fā)產(chǎn)品，并能夠確保符合最新的串行數據測試要求。
測試高速串行數據總線(xiàn)
在設計過(guò)程中，工程師需要確認高速串行總線(xiàn)能夠正確傳送數據，同時(shí)串行傳輸問(wèn)題也不會(huì )給其他系統元件帶來(lái)不利影響。最新標準具有更快的邊緣速率和更窄的數據脈沖，對驗證、調試和測試過(guò)程提出了一些獨特且嚴格的要求。
隨著(zhù)數千兆數據傳輸率在數字系統中屢見(jiàn)不鮮，信號完整性（即集成電路正確運行所具備的信號質(zhì)量）也逐漸成為設計人員關(guān)注的重點(diǎn)。數據流中一個(gè)比特的錯誤都會(huì )對指令或數據交換處理的結果產(chǎn)生巨大的影響。
可能會(huì )對傳輸信號質(zhì)量造成損害的因素包括：
千兆信號速度：超高速傳輸率、低電壓差分信號和多級信號傳輸更容易引起信號完整性問(wèn)題、差分時(shí)滯、噪音和模擬干擾的問(wèn)題。由于串行總線(xiàn)可以為單通道架構，也可以為多通道架構以提升數據量，此時(shí)將造成整體設計更復雜并可能引起通道時(shí)滯定時(shí)干擾問(wèn)題。
抖動(dòng)：由于較高的數據速率和嵌入的時(shí)鐘的影響，現代串行設備會(huì )很容易受到抖動(dòng)的影響，抖動(dòng)會(huì )產(chǎn)生傳輸錯誤并導致比特差錯率，性能下降。抖動(dòng)通常使信號偏離理想的時(shí)間。抖動(dòng)通常源自串擾、系統噪音、同步開(kāi)關(guān)輸出和一些其他的常見(jiàn)干擾信號。
傳輸線(xiàn)影響：傳輸線(xiàn)作為電源和信號傳輸的中介，可以是簡(jiǎn)單的無(wú)源線(xiàn)路元件，如電線(xiàn)、電纜和芯片印刷電路板（PCB）互連。借助串行數據技術(shù)，信號發(fā)送器、傳輸線(xiàn)和接收器共同構成了串行數據網(wǎng)絡(luò )。而由此帶來(lái)的傳輸效應（如反射和阻抗不連續）會(huì )嚴重影響信號質(zhì)量并導致傳輸錯誤。
噪音：噪音是在采樣數據中出現的任何多余的信號。噪音來(lái)自外源（如 AC 電源線(xiàn)）和內源（如數字時(shí)鐘、微處理器和開(kāi)關(guān)電源）。噪音可能是瞬時(shí)的，或者是寬帶隨機噪音，但都會(huì )引起抖動(dòng)和信號完整性問(wèn)題。
帶有嵌入式時(shí)鐘的高速數字信號具有越來(lái)越像模擬系統的特征，使設計驗證和系統集成面臨更嚴峻的挑戰。由于信號即使在很小的失真或抖動(dòng)下都可能使系統變得不穩定，這令用戶(hù)在各種條件下實(shí)施精確驗證、特征描述和強度測試都要面臨新的問(wèn)題。
高速串行數據測試過(guò)程
受消費需求的推動(dòng)，設計工程師經(jīng)常需要將新功能集成到采用領(lǐng)先技術(shù)的系統設計中。為了便于工程師使用，每種串行數據技術(shù)的設計和操作都會(huì )在唯一的標準文檔中進(jìn)行定義，該文檔通常由行業(yè)委員會(huì )編寫(xiě)。每個(gè)標準還必需經(jīng)過(guò)專(zhuān)業(yè)測量和一致性測試過(guò)程，這就給現有復雜的設計任務(wù)又增加了新的工作。這些標準針對高速數據信號傳輸和編碼、封裝、時(shí)鐘嵌入、傳輸屬性和一致性測試過(guò)程。設計人員根據明確的高速串行技術(shù)標準和測試程序，方能夠創(chuàng )造出具有良好互操作性的產(chǎn)品。
典型的高速串行數據測試過(guò)程包括：
- 設計驗證：設計和測試工程師需要驗證其設計在實(shí)際的操作中是否符合設計仿真、技術(shù)指標以及具有全部功能。這需要在現實(shí)和極限強度條件下進(jìn)行全面的特征描述、調試和分析。
- 特征描述：在元件的初始測試中，設計人員將描述性能特征，從而確定信號行為是否符合規范。通常需要進(jìn)行大量地精確測量，從而確定高速總線(xiàn)是否工作正常。特征描述通常包括測量上升/下降時(shí)間、邊緣到邊緣時(shí)間、抖動(dòng)和抖動(dòng)容限、信號路徑的時(shí)滯、總線(xiàn)建立時(shí)間和數據路徑變化。
- 排除故障：對于任何被發(fā)現的特征描述或操作問(wèn)題，工程師都需要進(jìn)行調試并查出故障或異常條件，如硬件時(shí)間、串擾、信號質(zhì)量和/或軟件設計問(wèn)題等。
- 一致性測試：為確保多個(gè)供應商和產(chǎn)品之間能夠即插即用，相互兼容，設計師必需確認最終設計符合行業(yè)特定的串行數據標準。一致性測試是一個(gè)復雜且比較耗費時(shí)間的環(huán)節，而且通常需要高級測試和分析功能。在串行標準的一致性測試規范中，通常包括幅度、定時(shí)、抖動(dòng)、阻抗和眼圖測量。
通常工程師需要全面評估芯片和系統性能。在千兆赫速度下，抖動(dòng)、發(fā)射器和接收器之間的阻抗不連續，或者硬件和軟件之間的系統級干擾都會(huì )引起定時(shí)問(wèn)題。每個(gè)設計階段都需要全方位的分析工具進(jìn)行更深入的觀(guān)察，進(jìn)而全面描述特征并發(fā)現隔離邊緣設計或系統影響。
領(lǐng)先的設計、縮短產(chǎn)品開(kāi)發(fā)周期、擴展供應鏈和符合特定技術(shù)標準都必需要通過(guò)優(yōu)秀的驗證和測試工具實(shí)現。借助先進(jìn)的數據分析能力，泰克的測試和測量?jì)x器是用戶(hù)在開(kāi)發(fā)過(guò)程早期發(fā)現設計問(wèn)題，縮短串行數據產(chǎn)品的設計周期，加快進(jìn)入市場(chǎng)的時(shí)間以及降低成本的有效手段。敬請關(guān)注下一篇博文：主要的高速串行接口技術(shù)及測試解決方案
評論