內建式抖動(dòng)測量技術(shù)(下)
如圖二十八所示,在不同頻段操作下我們去改變脈波吞噬的數目,也就是切換S0、S1,讓抖動(dòng)放大電路在不同頻段下皆具有足夠寬的穩態(tài)區間。此外也藉由調整外調電阻將抖動(dòng)電路之放大倍率作些微的修正。圖中顯示經(jīng)調整脈波吞噬數后,于數十MHz~1.6GHz附近其放大倍幾乎維持在25.5倍左右。但若超過(guò)1.6GHz后,因為tfn時(shí)間點(diǎn)慢慢靠近ts造成穩態(tài)電位的變化,所以放大倍率開(kāi)始有些許改變。操作頻率繼續往上升,tfn點(diǎn)會(huì )等于或是超前ts,造成放大倍率急速下降,所以說(shuō)此抖動(dòng)放大電路的線(xiàn)性放大區為數十MHz~1.6GHz。在此必須說(shuō)明因為線(xiàn)性區間可藉由改變脈波吞噬的數目來(lái)達成,因此若須操作在更高頻的運用上時(shí),我們只需依造(2)式來(lái)實(shí)現即可。
《圖二十八 放大倍率與頻率間之關(guān)系圖》

《圖二十九 多工式振蕩器之振蕩頻率測試圖》

時(shí)間-數位電路最佳解析度
除了抖動(dòng)放大電路測試外,時(shí)間-數位轉換電路也關(guān)系到系統最佳解析度。因此也藉由調整輸入抖動(dòng)量來(lái)觀(guān)察數位輸出碼,并測試多工式振蕩器振蕩頻率來(lái)回推解析度。如圖二十九所示,為了測試方便,我們將振蕩頻率除以32來(lái)觀(guān)測,所以此時(shí)間-數位轉換電路的最佳解析度,為振蕩周期除上32個(gè)相位(經(jīng)內插后所得),亦即約為19-ps。
此外圖三十為輸入抖動(dòng)量與數位輸出碼之對照圖。其顯示輸入抖動(dòng)每增加19-ps數位碼也隨之增加,但量測曲線(xiàn)與理想曲線(xiàn)間相差約40-ps。此誤差量來(lái)自于振蕩器之抖動(dòng)。但以系統層面來(lái)看,我們只要將此誤差量扣除即可,因為其所關(guān)心的是每個(gè)數位碼間所代表的抖動(dòng)量是否相同,因此我們將圖三十誤差量歸零后進(jìn)行積分非線(xiàn)性誤差量(Integral Nonlinearity;INL)之分析,如圖三十一所示。此時(shí)間-數位轉換電路最大偏移量約為6-ps,即0.32LSB(1LSB=19-ps),其小于0.5LSB,所以可說(shuō)對于系統操作時(shí)并不會(huì )帶來(lái)嚴重的錯誤。
《圖三十 輸入抖動(dòng) vs. 數位輸出碼》

《圖三十一 時(shí)間數位轉換器之INL分析圖》

得出系統解析度
確定了抖動(dòng)放大電路與時(shí)間-數位轉換電路操作特性后,接著(zhù)我們將可推得系統解析度。因為放大倍率A與延遲單元之延遲時(shí)間的比例為25.5:19,所以在此條件下所能測到的最佳解析度即為19-ps/25.5=0.8-ps。同理可證,若在設計上將倍率提升或是縮小延遲時(shí)間至其比例為1:2時(shí),此將可把解析度進(jìn)一步提升至0.5-ps。有鑒以上量測與模擬之結果,我們可以說(shuō)此測試方法將可成功運用在wide range以及l(fā)ow jitter的內建時(shí)脈抖動(dòng)測試架構中。
結語(yǔ)
在先前所列舉的五種傳統測試架構,不外乎是利用電路技巧來(lái)縮小延遲單元的延遲時(shí)間,以等效增加測試解析度。然而當測試速度上升或是抖動(dòng)量來(lái)到sub-ps等級后,因電路與制程上之瓶頸,其所能量測的范圍皆會(huì )受到限制。
基于上述之原因,本文提出不同于傳統測試架構的測試策略。這是采用抖動(dòng)放大的觀(guān)念,先針對待測訊號抖動(dòng)量做先期放大,然后利用時(shí)間-數位轉換電路將抖動(dòng)量化,再把得到的輸出數位碼除以放大倍率,即可還原出原本的周期對周期抖動(dòng)量。此外為了讓此測試架構能操作在任何頻段下,因此還采用單擷取搭配脈波吞噬的測試方法,拉長(cháng)抖動(dòng)放大時(shí)的穩態(tài)時(shí)間,以得到固定放大倍率,進(jìn)而減少因頻率變化所帶來(lái)的量測誤差。所以本文所提出方法相較于傳統測試方式,將具備寬頻操作、低抖動(dòng)量測試、高解析度、成本低、受測試環(huán)境限制程度小等優(yōu)點(diǎn)。最后其比較如表三所示。
(表三) 各種架構比較表

評論