揭秘FPGA電機測速系統經(jīng)典電路

現場(chǎng)可編程門(mén)陣列即FPGA，是從EPLD、PAL、GAL等這些可編程器件的基礎上進(jìn)一步發(fā)展起來(lái)的。作為專(zhuān)業(yè)集成電路領(lǐng)域中的半定制電路而出現的FPGA，不但解決了定制電路的不足，而且克服了原有可編程器件因門(mén)電路數有限的而產(chǎn)生的缺點(diǎn)。FPGA 的使用十分的靈活，同一片FPGA 只要使用不同的程序就能夠達到不同的電路功能?，F在FPGA 在通信、儀器、網(wǎng)絡(luò )、數據處理、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域有著(zhù)廣泛的應用。隨著(zhù)成本和功耗的進(jìn)一步降低，將在更多的領(lǐng)域運用FPGA?；贔PGA 的電機測速系統設計，以Quartus II 為設計平臺，采用硬件描述語(yǔ)言VHDL和模塊化設計的方式，并通過(guò)數碼管驅動(dòng)電路動(dòng)態(tài)顯示測量的結果。本設計具有外圍電路少，集成度高，可靠性強等特點(diǎn)，可以用來(lái)測量電機的轉速值。

外圍電路設計

傳感器將電機轉速的模擬信號轉換成數字脈沖信號送入FPGA 模塊。同時(shí)由基準時(shí)鐘電路產(chǎn)生準確的時(shí)鐘信號和復位電路產(chǎn)生的復位信號送入FPGA 模塊。再由FPGA 模塊產(chǎn)生分頻電路、十進(jìn)制計數器電路、數據處理電路和顯示譯碼電路。由分頻電路將送入的基準時(shí)鐘信號進(jìn)行分頻，得到一個(gè)閘門(mén)信號，作為十進(jìn)制計數器的使能信號。數據處理電路的作用是將十進(jìn)制計數器得到的數據進(jìn)行相應的處理后，再送入顯示譯碼電路進(jìn)行轉換譯碼。電機測速系統的總體框圖如圖1所示。外圍電路分為：基準時(shí)基電路，復位電路，傳感器測量電路和顯示電路。

圖 有源晶振電路圖

基準時(shí)基電路設計

基準時(shí)基電路采用50 MHz 的有源晶振，3.3 V 電源通過(guò)FB5接入有源晶振的VCC 端口，同時(shí)通過(guò)C10和C11濾去高頻干擾信號。從OUT 端口輸出50 MHz 的時(shí)鐘信號。晶振電路如圖2所示。

復位按鍵的設計

按鍵作為嵌入式智能控制系統中人機交互的常用接口，我們通常會(huì )通過(guò)按鍵向系統輸入各種信息，調整各種參數或者發(fā)出控制指令，按鍵的處理是一個(gè)很重要的功能模塊，它關(guān)系到整個(gè)系統的交互性能，同時(shí)也影響系統的穩定性。在本次設計中，通過(guò)按鍵實(shí)現了FPGA模塊的手動(dòng)復位。復位按鍵如圖3所示。

圖 復位按鍵電路圖顯示電路的設計

在本次設計中我們用到的顯示電路如圖4 所示。

由數碼管顯示電路可以知道，這是共陽(yáng)極數碼管。當在位選端SE1～SE4輸入低電平時(shí)，三極管導通，從而D1～D4接入高電平。由a 到DP 端輸入數碼管顯示碼，就可以得到我們所需要的數字，由位選端讓數碼管選擇導通。

本次設計是基于FPGA 的電機測速系統設計，利用的是Altera 公司開(kāi)發(fā)的Quartus II 軟件作為設計平臺，可以在FPGA 開(kāi)發(fā)板上實(shí)現測量由傳感器轉換得到的脈沖信號，并且通過(guò)計算得到電機轉速值。在本次設計中，還可以進(jìn)行一些擴展，可以添加報警電路，設定一個(gè)報警值，當測量的轉速值大于這個(gè)報警值時(shí)，就可以讓蜂鳴器報警或數碼管點(diǎn)亮。