LVDS在通信系統背板設計中的應用

http://dyxdggzs.com/article/201612/332853.htm

通常用100歐姆電阻跨在差分信號線(xiàn)上。

LVDS器件是用CMOS工藝實(shí)現的，這樣就能提供低的靜態(tài)功耗。除了負載上的功耗和靜態(tài)Icc電流外,LVDS還通過(guò)其電流模式驅動(dòng)設計降低系統功耗。這個(gè)設計極大地減低了Icc的頻率成份影響。然而，TTL/CMOS收發(fā)器的動(dòng)態(tài)功耗對于頻率呈指數上升。

二、LVDS四種典型結構

1.點(diǎn)到點(diǎn)結構。LVDS發(fā)送和接收常采用點(diǎn)到點(diǎn)結構，以用于在背板上兩點(diǎn)間固定方向信號的傳輸。

2.點(diǎn)到多點(diǎn)結構（見(jiàn)圖1）。這種廣播式結構連接多個(gè)接收端到一個(gè)發(fā)送端。常用于背板數據分配。其數據率從DC到數百兆bps，而且能傳到幾十米遠的距離。在沒(méi)有中心交換卡或交換芯片情況下，這種總線(xiàn)結構可以向接收器方向逐級延伸，這種延伸的結果將導致背板上的互連減少（連接器腳數減少，背板上PCB布線(xiàn)條數更少），甚至在許多應用場(chǎng)合，PCB板的層數可以減少。（見(jiàn)圖2）。

3．多點(diǎn)到多點(diǎn)結構。這種多點(diǎn)互連總線(xiàn)使點(diǎn)與點(diǎn)之間互連降至最少（PCB布線(xiàn)路徑和連接器腳數），同時(shí)提供雙向、半雙工通信能力。對于這種結構而言，同一時(shí)間只能有一個(gè)發(fā)送器在工作，因而發(fā)送的優(yōu)先權以及總線(xiàn)仲裁協(xié)議，都需要依據不同的應用場(chǎng)合、選用不同的軟件協(xié)議和硬件方案。
4 矩陣開(kāi)關(guān)結構用?？ㄔ谛枰浅８叩男盘柦粨Q的背板應用系統中，矩陣開(kāi)關(guān)結構總線(xiàn)常被采用。通過(guò)矩陣開(kāi)關(guān)的控制，在同一時(shí)間可以有多個(gè)發(fā)送器工作，從而完成全雙工通信。

三、常用LVDS產(chǎn)品

1、總線(xiàn)LVDS。在一些大的數據通信和電信系統中，構造一個(gè)非常大的高速的背板是必需的。通常，背板的大小尺寸和其最大速度是相反的關(guān)系。換言之，如果將背板做得太大，這些重負載將嚴重妨礙背板的速度，而且使功耗及噪聲成為大問(wèn)題。因此，在這方面使用LVDS技術(shù)是最理想的解決方法。

總線(xiàn)LVDS是LVDS線(xiàn)路發(fā)送和接收器系列的擴展，它們被特殊地設計為背板上多點(diǎn)通信的應用場(chǎng)合，這時(shí)總線(xiàn)兩端都終接電阻。它們也被用于重負載的背板上，那里的等效阻抗低于100歐姆。這時(shí)，發(fā)送器會(huì )有一個(gè)30～50歐姆范圍的負載?？偩€(xiàn)LVDS發(fā)送器提供約10mA的輸出電流，因而它們提供LVDS擺幅于更重的終端負載上。它能夠高速驅動(dòng)點(diǎn)到多點(diǎn)結構和多點(diǎn)互連結構總線(xiàn)，舉例如下：

· 多點(diǎn)互連結構FR4背板，20塊卡作為負載插入總線(xiàn)，傳輸速度為155Mbps。

· 多點(diǎn)互連結構FR4背板，10塊卡作為負載插入總線(xiàn)，傳輸速度為400Mbps。

· 運用總線(xiàn)LVDS時(shí)鐘緩沖器，可以得到極好的66MHz時(shí)鐘信號。

· 對于點(diǎn)到點(diǎn)的連接，傳輸速度可達到800Mbps。

2、串行/解串器。它們吸收了LVDS的優(yōu)點(diǎn)（高速及低功耗、低噪聲、低成本）及其串行化更加減小了電纜、連接器及PCB的尺寸及成本。它對于高速數據總線(xiàn)的擴充是非常理想的解決方案，不需要任何協(xié)議來(lái)支持。

四、LVDS背板設計技巧

PCB板布線(xiàn)總的原則：阻抗匹配是非常重要的，差分阻抗的不匹配會(huì )產(chǎn)生反射，這就會(huì )減弱信號而且也會(huì )增加共模噪聲。線(xiàn)路上的共模噪聲將產(chǎn)生EMI。要盡量在信號離開(kāi)IC后控制差分阻抗的走線(xiàn)，盡力保持尾端在＜12mm的范圍。另外，布線(xiàn)要避免90度轉彎，要用45度轉彎、圓角或斜角PCB走線(xiàn)，在每個(gè)芯片上用旁路電容，且要保證每路電源或地線(xiàn)寬而短，并且用許多過(guò)孔來(lái)使到電源板的電感最小。

五、LVDS背板設計建議

1．PCB板的設計

a）最少用4層PCB板，即LVDS信號、地、電源、TTL信號。背板高速系統的設計通常將Vcc和地線(xiàn)用專(zhuān)門(mén)的層。電源線(xiàn)和地線(xiàn)之間的窄帶空間也是極好的高頻旁路電容。

b）將陡的CMOS/TTL信號與LVDS信號隔離，否則這些含有噪聲的單端CMOS/TLL信號會(huì )交叉耦合到LVDS線(xiàn)上，最好將TLL和LVDS信號放在不同的層上，并用電源和地層隔開(kāi)。

c）保持發(fā)送器和接收器盡可能靠近接插件（LVDS端口側）。這有助于保證板上噪聲不會(huì )被帶到差分線(xiàn)上，而且避免電路板及電纜線(xiàn)間的交叉EMI干擾。

d）旁路每個(gè)LVDS器件，并用分布式散裝電容和表貼電容放在靠近電源和地線(xiàn)引腳處時(shí)工作狀態(tài)最好。供電：在電源和地間放一個(gè)4.7μF 35V鉭電容時(shí)工作狀態(tài)最好。鉭電容的額定電壓較關(guān)鍵，不應低于5倍Vcc。有些電解電容也工作得較好。Vcc引腳：如果可能的話(huà)，用一個(gè)或兩個(gè)并聯(lián)多層陶瓷表貼電容（0.1μF及0.01μF），放在每個(gè)Vcc引腳和地線(xiàn)之間，最好盡量靠近Vcc引腳使寄生效應最小。

e）電源和地線(xiàn)應用較寬的線(xiàn)。

2．背板上差分布線(xiàn)的設計

a)所布的差分線(xiàn)對一離開(kāi)IC就盡早盡可能靠近在一起走線(xiàn)，這有助于消除反射并保證噪聲是以共模方式耦合。事實(shí)上，我們看到相距1mm的差分信號輻射的噪聲遠遠低于3mm布線(xiàn)。

b)在一對布線(xiàn)之間匹配其長(cháng)度。

c)對于差分布線(xiàn)不要只依賴(lài)于自動(dòng)布線(xiàn)功能。仔細地檢查尺寸用以匹配走線(xiàn)長(cháng)度并且確保各組差分線(xiàn)之間隔離。

d) 使線(xiàn)上過(guò)孔的數量最少。

e) 避免90度轉彎，（以防止造成阻抗不連續），用孤線(xiàn)或45度斜線(xiàn)代替。

f)在一對走線(xiàn)內，兩條線(xiàn)之間距離要盡量小，以保持接收器的共模抑制。

3．終端負載的問(wèn)題

a)用一個(gè)終端電阻匹配傳輸線(xiàn)上的差分阻抗。在點(diǎn)到點(diǎn)的電纜應用中應在90歐姆到130歐姆之間。電流模式的輸出需要用終端電阻來(lái)產(chǎn)生適當的差分電壓。

b) 在接收端的盡頭的線(xiàn)對上跨接一個(gè)電阻。

c)表貼電阻最好。PCB短線(xiàn)、元件引腳、以及從終端電阻到接收器的輸入端的距離應最短。終端電阻到接收器輸入端的距離應小于7mm（最大12mm）。

d)電阻誤差要用1％或2％的。從反射的觀(guān)點(diǎn)來(lái)看，一個(gè)10％阻抗的不匹配電阻會(huì )引起5％的反射。電阻越接近匹配越好。

4．空閑引腳的處理

LVDS輸入：讓空閑LVDS接收器輸入端開(kāi)路（懸空），因其內部防錯電路將鎖定輸出為高態(tài)。這些接收器輸入端的空腳不應連到象電纜或長(cháng)的PCB走線(xiàn)等噪聲源上，使其在引腳附近懸空。LVDS接收器是高速、高增益器件，如果拾取差分信號將導致接收器動(dòng)作。這將在輸出端產(chǎn)生錯誤傳輸而且會(huì )增加功耗。

LVDS及TTL輸出：讓有空LVDS及TTL輸出端開(kāi)路（懸空）以節省功耗。不要將它們連到地線(xiàn)上。
TTL輸入：連接無(wú)用的TTL發(fā)送/驅動(dòng)輸入、控制/使能信號，到電源或地或某種可能保持開(kāi)路的狀況。有些器件提供內部下拉（或上拉）器件來(lái)偏置其引腳。最好參考數據手冊以獲得器件特性的信息。這類(lèi)信息通常包含在引腳描述表中。

5．背板所用電纜的選擇

盡量使用平衡電纜，如雙絞線(xiàn)、雙芯電纜，或者緊密耦合的差分布線(xiàn)電路。LVDS可以使用廣泛的多種介質(zhì)。在有些非常短（<0.3m）的應用中，帶狀電纜或柔性電路也可以用。在籠到籠的背板間的應用中，雙絞線(xiàn)或雙芯電纜由于其穩定性、屏蔽性及平衡性是更好的選擇。

6．接插件的選擇

背板上一般的應用是使用標準連接器——有差分信號、電源、地和單端信號引腳，圖3就是一種含有差分和單端信號的連接器。

在單連接頭的連接器上，差分信號通常連接在一行中靠近的兩個(gè)連接腳上最好， 因它們使傳輸線(xiàn)長(cháng)度一致。一行中連接器腳長(cháng)度越短，提供的傳輸線(xiàn)性能越好。地信號腳主要用于隔離大擺幅信號（TTL）和小擺幅信號（LVDS）。

總之，在進(jìn)行系統設計之前，以下幾點(diǎn)應該優(yōu)先得到考慮：

1） 系統設計必須優(yōu)先考慮電源和地在系統中的分布；

2） 第二步就是考慮傳輸線(xiàn)的結構及其布局布線(xiàn)；

3） 完成余下的數字部分設計；

4） 經(jīng)常觀(guān)察和修改整個(gè)布局。
在背板多點(diǎn)互連應用中，總線(xiàn)LVDS的終端匹配非常簡(jiǎn)單，只需把一個(gè)表面貼裝的電阻跨接在一對傳輸線(xiàn)上即可。這個(gè)匹配電阻的阻值應當等于或略大于相關(guān)傳輸線(xiàn)對的差分阻抗。匹配電阻放置在背板上總線(xiàn)的兩端。

結論：在通信系統背板的設計中，采用LVDS技術(shù)，適當掌握一些設計技巧，我們就可以使復雜的系統有很高的可靠性、高數據率、低噪聲及低成本。