揭秘DSP和HMM的語(yǔ)音識別系統電路模塊設計

　　當今社會(huì )是數字信息化時(shí)代，信用卡號碼、電話(huà)語(yǔ)音撥號、個(gè)人身份證號碼、電子密碼等都具有數字化特征。同時(shí)，隨著(zhù)語(yǔ)音識別技術(shù)的發(fā)展，使得對數字的語(yǔ)音識別成為可能。數字語(yǔ)音識別可以識別用戶(hù)說(shuō)出的數字，向用戶(hù)提供最自然、最靈活和最經(jīng)濟的人機接口界面，從而能有效解決軍用和民用領(lǐng)域中遇到的大量數據錄入問(wèn)題。而且，由于電話(huà)網(wǎng)絡(luò )的同益普及，數字自動(dòng)語(yǔ)音識別可用于電話(huà)人口統計、遠程股票交易號碼的遠程認證等。因此，數字語(yǔ)音識別具有非常高的實(shí)用價(jià)值。

　　硬件電路的連接

　　語(yǔ)音信號采集模塊主要包括語(yǔ)音信號的輸入輸出模擬通道、DSP和AD50的連接、DSP和AD50的周邊設備連接等。其中，DSP和AD50的周邊設備連接包括電源電路、時(shí)鐘電路、復位電路、存儲器擴展電路和去耦電路等，這些電路的連接可查看相關(guān)芯片資料。語(yǔ)音信號的前后端處理主要由輸入輸出模擬通道組成。這兩個(gè)電路的主要作用是將信號進(jìn)行處理，盡量減少輸入輸出引入的噪聲。同時(shí)，還可以調整輸入輸出的放大系數，使語(yǔ)音信號適合各種不同的功放，得到最佳的語(yǔ)音效果。為了達到更好的效果，AD50的模擬信號輸入采用差分輸入方式，即使用兩個(gè)運算放大器，將單端輸入信號轉換成差分輸入信號，電路連接如圖3．5所示。使用差分信號，信號一J下一負同時(shí)進(jìn)入采集系統，如果此時(shí)有隨機噪聲出現，通過(guò)『F負信號的加減，可以有效消除部分噪聲。

　　AD50差分輸入電路

　　AD50的D／A輸出為差分信號，可以直接驅動(dòng)600歐姆的負載。

　　差分輸出電路

　　要使TLC320AD50正常工作，還需要進(jìn)行電源供電及去耦電路以及一些功能引腳包括幀同步延遲輸出、電壓下拉、輸出監控、參考電壓過(guò)濾輸出等的連接，具體連接如圖3．7所示。

　　TLC320AD50外圍電路

　　DSP通過(guò)多通道緩沖串口連接AD50。DSP最多可以使一個(gè)緩沖串口與3個(gè)AD50芯片連接。本系統采用DSP為主設備、AD50為從設備的連接方法。如圖3．8所示，AD50的時(shí)鐘信號MCLK由DSP的定時(shí)器0的輸出TOUT0提供，時(shí)鐘頻率可以通過(guò)設置定時(shí)器0來(lái)改變。AD50的移位時(shí)鐘輸出SCLK連接到DSP的緩沖串口0的接收時(shí)鐘引腳CLKR0，幀同步信號FS連接到DSP緩沖串口0的FRXO。AD50的FC引腳連接到DSP的通用I／O引腳XF，用于控制二次串行通信。圖3．8中DSP的DR0為輸入，其余均為輸出。
　----------------------
　　如何輕松跨越4G產(chǎn)品設計的質(zhì)量難題？LTE測試幫你忙！
　　

　　程序存儲器電路

　　程序存儲器主要用于系統運行時(shí)，將采集的數字語(yǔ)音信號暫時(shí)存儲在RAM中以備后續的處理。由于采集的數據不是太大，擴展32k的程序存儲器即可滿(mǎn)足要求。因此本系統只用到CY7C1021的低32k字空間，將DSP的地址線(xiàn)的低15位與CY7C1021的地址線(xiàn)引腳相連，而地址線(xiàn)的1卜18位通過(guò)一個(gè)數字邏輯電路后用于尋址CY7C1021的低32k字空間。電路原理圖如圖3．9所示。

　　Y7C1021主要電路原理圖

　　圖3．10是CY7C1021讀和寫(xiě)信號數字邏輯電路。圖中，DSP的DSP—R／W和DSP—MSTRB引腳通過(guò)或門(mén)后的輸出作為SRAM的寫(xiě)信號，DSP—R／W的非和DSP—MSTRB引腳通過(guò)或門(mén)后輸出作為SRAM的讀信號。

　　圖3．1l是CY7C1021的第16位地址引腳數字邏輯電路。圖中，DSP A15經(jīng)過(guò)一個(gè)非門(mén)作為二四譯碼器SN74LSl39AD的使能信號，DSP A16和DSP A17經(jīng)過(guò)譯碼器后輸出端Yl與Y2的非通過(guò)一個(gè)與門(mén)后的輸出作為SRAM的第16位地址線(xiàn)。因此，低32k的SRAM映射到DSP程序空間的0X1 8000__oXlFFFF。

　　數據存儲器電路

　　數據存儲器主要用于存儲編譯后的系統軟件的數據，用于語(yǔ)音識別系統板上電自舉。選用flash芯片，是因為flash芯片是電可擦可寫(xiě)芯片，可以在線(xiàn)對flash進(jìn)行操作，修改應用程序方便。地址緩沖器和數據緩沖器電路連接分別如圖3．12和3．13所示：

　　SN74LVTHl6244外圍電路

　　SN74LVTHl6245外圍電路原理圖

　　SST39VFl60有1M*16bit的容量，但擴展數據存儲器只需64K空間足以，所以電路SST39VFl60的地址線(xiàn)的高4位接地。電路原理圖如圖3．14所示：

　　SST39VFl60外圍電路

　　LED顯示電路

　　LED顯示電路在此系統中用于顯示語(yǔ)音識別的結果，與輸入的語(yǔ)音比較可知系統識別率的高低。電路中用SN74LS373作為暫存器，通過(guò)DSP的I／O端口選擇引腳IS和DSP的第17個(gè)地址引腳來(lái)控制SN74LS373的輸出使能端，用一個(gè)共陰極七段數碼管來(lái)顯示識別結果【241。電路圖如圖3．15所示：

　　LED顯示電路原理圖

　　J-TAG電路

　　JTAG標準是IEEEl990年公布的1 149．1標準的又一稱(chēng)呼，是針對現代超大規模集成電路測試、檢驗困難而提出的、基于邊界掃描機制和標準測試存儲口的國際標準。JTAG標準公布以后，TI公司為其以后的DSP器件均設置符合國際標準的JTAG邏輯測試口，通過(guò)JTAG測試口訪(fǎng)問(wèn)和調試TI DSP芯片。電路設計中需要注意的問(wèn)題：當仿真器與DSP距離大于15．24cm時(shí)，JTAG仿真頭與DSP之間的EMUO、EMUl、TMS、TDI引腳互聯(lián)時(shí)應通過(guò)上拉電阻接高電平，而TMS、TDI、TDO、TCK之問(wèn)互聯(lián)時(shí)還要加緩沖器，只在距離小于15．24cm時(shí)它們之間不用通過(guò)緩沖器連接。

　　JTAG在線(xiàn)仿真電路原理圖

　　電源電路

　　此系統中，有兩類(lèi)電壓，一類(lèi)是DSP芯片的內核電壓，為1．8V，另一類(lèi)是DSP的外圍電路供電電壓，為3．3V。為了能夠滿(mǎn)足雙電壓供電，本系統選用TPS767D318電源芯片供電。根據芯片推薦電路搭建電路原理圖如圖3．17所示：

　　系統電源供電電路原理圖

　　簡(jiǎn)述了與硬件相關(guān)的驅動(dòng)程序的設計，將硬件驅動(dòng)程序與語(yǔ)音識別程序綜合，編譯通過(guò)后載入目標板即對語(yǔ)音信號進(jìn)行識別。介紹了一個(gè)基于DSP的非特定人漢語(yǔ)孤立數字語(yǔ)音識別系統的設計過(guò)程，系統通過(guò)AD50芯片將模擬語(yǔ)音信號采集到DSP芯片中，再采用語(yǔ)音識別算法對采集到的信號進(jìn)行處理，并將識別的結果用LED輸出完成了整個(gè)系統設計。