Ka波段單脈沖平面和差網(wǎng)絡(luò )和天線(xiàn)的研究
1 引言
從20世紀40年代后期開(kāi)始,毫米波單脈沖雷達技術(shù)逐步得到發(fā)展和應用,尤其是在航空和導彈防御系統中,毫米波單脈沖雷達發(fā)揮著(zhù)重要的作用。毫米波單脈沖天線(xiàn)饋電網(wǎng)絡(luò )是毫米波雷達的關(guān)鍵技術(shù)之一。傳統的和差網(wǎng)絡(luò )由魔T構成,但結構過(guò)于龐大,不易實(shí)現平面化、集成化,并且成本較高。隨著(zhù)微帶印刷技術(shù)的不斷發(fā)展,微帶結構的和差網(wǎng)絡(luò )被廣泛應用,但是毫米波波段的微帶電路的損耗很大,并且功率承受能力較低。本文設計的Ka波段平面和差網(wǎng)絡(luò )采用波導縫隙耦合結構,具有結構簡(jiǎn)單、成本低、損耗小、各端口幅度和相位一致性好等優(yōu)點(diǎn)。
本文引用地址:http://dyxdggzs.com/article/201612/332304.htm2 和差網(wǎng)絡(luò )模型及工作原理
最早的縫隙耦合式波導和差器是由H.A.Bethe提出的,它的原理是:在兩根平行的矩形波導公共窄壁上開(kāi)一個(gè)耦合裂縫構成90°混合電橋,如圖1所示。根據3dB電橋原理,通過(guò)改變耦合裂縫的長(cháng)度可以調整兩波導間的耦合度,使直通端口和耦合端口的輸出功率相等。由于耦合端口的電場(chǎng)相位滯后直通端口的電場(chǎng)相位90°,所以直通端口和耦合端口存在90°的相位差,可以在輸入端口增加四分之一波長(cháng)的波導段消除相差。圖1中port1和port4為輸入端口,port2為和信號輸出端口,port3為差信號輸出端口。
圖1 縫隙電橋(左)及和差器構成原理圖(右)
在圖1所示的結構中,設從輸入端口輸入電場(chǎng)幅度為E的TE10波,其余端口均接匹配負載。選取合適的波導尺寸,使主副波導耦合段內只能傳輸TE10和TE20兩種模式的電磁波。根據疊加原理,輸入端的電磁波等效于在port1和port4同時(shí)輸入電場(chǎng)幅度為E/2的偶模波和奇模波的疊加。設波導寬壁的內尺寸為a,耦合段寬度為2a,長(cháng)度為w。
當偶模波在耦合段內激勵起TE10模時(shí),它的波導波長(cháng)為:
(1)
當奇模波在耦合段內激勵起TE20模時(shí),它的波導波長(cháng)為:
(2)
上述兩種模式的波同時(shí)傳向port2和port3,當以耦合段的起始位置作為相位的零參考點(diǎn)時(shí),則
port2的電場(chǎng)為:
(3)
port3的電場(chǎng)為:
(4)
其中和分別為T(mén)E10,TE20模的相移常數。
由式(3)和式(4)可以得出,port2比port3電場(chǎng)相位超前90度。根據對3dB裂縫電橋的要求, port3與port2輸出功率相等。即:
(5)
由式(5)可以得到
(6)
在上述計算中忽略了結構不連續性引起的誤差。在實(shí)際結構中,為了改善匹各端口配特性,增加帶寬,可以在耦合區的中心線(xiàn)上安置容性螺釘或感性螺桿。
相關(guān)推薦
技術(shù)專(zhuān)區
- FPGA
- DSP
- MCU
- 示波器
- 步進(jìn)電機
- Zigbee
- LabVIEW
- Arduino
- RFID
- NFC
- STM32
- Protel
- GPS
- MSP430
- Multisim
- 濾波器
- CAN總線(xiàn)
- 開(kāi)關(guān)電源
- 單片機
- PCB
- USB
- ARM
- CPLD
- 連接器
- MEMS
- CMOS
- MIPS
- EMC
- EDA
- ROM
- 陀螺儀
- VHDL
- 比較器
- Verilog
- 穩壓電源
- RAM
- AVR
- 傳感器
- 可控硅
- IGBT
- 嵌入式開(kāi)發(fā)
- 逆變器
- Quartus
- RS-232
- Cyclone
- 電位器
- 電機控制
- 藍牙
- PLC
- PWM
- 汽車(chē)電子
- 轉換器
- 電源管理
- 信號放大器
評論