利用FPGA協(xié)處理器優(yōu)化汽車(chē)信息娛樂(lè )和信息通訊系統設計
加入技術(shù)交流群
另外，在圖像處理中應用FPGA協(xié)處理后可以由單個(gè)FPGA完成包含MPEG2、MPEG4和H.264在內的多標準視頻編解碼。事實(shí)上，這里可以使用與無(wú)線(xiàn)通信應用中相同的FPGA。
FPGA協(xié)處理器通過(guò)直接存儲器訪(fǎng)問(wèn)(DMA)接口與基于處理器的系統整合在一起。運行于嵌入式處理器上的軟件層為每個(gè)協(xié)處理器提供一個(gè)應用接口，每個(gè)協(xié)處理器都有一個(gè)初始化例程，可以通過(guò)正確的應用協(xié)處理器加載FPGA。在應用程序初始化后，軟件就調用協(xié)處理器控制參數、時(shí)序和數據流進(jìn)出協(xié)處理器。根據具體的實(shí)現標準不同，在FPGA協(xié)處理器和控制處理器之間可能會(huì )有高等級的交互，也可能FPGA協(xié)處理器完全獨立工作。在這種情況下，控制處理器只是簡(jiǎn)單地加載算法，然后就處于獨立運行狀態(tài)。
加載進(jìn)FPGA的每個(gè)程序映像(program image)需要整合進(jìn)周邊系統中。FPGA的可編程功能需要一個(gè)定義完善的系統接口才能實(shí)現，因為每個(gè)基于FPGA的加速器都要依賴(lài)于它才能完成通信。通常FPGA會(huì )有多個(gè)接口連接控制器、存儲器及其它外圍器件或連接器。FPGA可能同時(shí)包含多個(gè)協(xié)處理器，這些協(xié)處理器共享一個(gè)連接控制處理器的接口。每個(gè)外圍器件或協(xié)處理器可以擁有額外的總線(xiàn)用于高性能數據流處理。
在視頻編解碼器中，一般有一個(gè)輸入源和一個(gè)輸出目標。Delphi系統架構中的視頻輸入接口是Amanda ASIC的一部分，并采用ITU-R BT.656接口用于視頻流。這個(gè)接口以后可以通過(guò)ASIC進(jìn)行擴展和管理，以適合不同種類(lèi)的顯示屏。FPGA可能需要連接到其它2條總線(xiàn)，即ASIC芯片上的存儲器總線(xiàn)和主控制處理器的PCI/MPX總線(xiàn)。通過(guò)這三個(gè)連接，FPGA就能支持高帶寬的視頻和通信應用。
FPGA可以為特定應用處理架構提供可再編程的平臺，從而彌補主處理器的不足。然而，FPGA程序與標準處理器架構的程序具有本質(zhì)的區別。FPGA可以提供帶可編程邏輯單元、布線(xiàn)資源、DSP處理模塊、存儲器和I/O的高性能硬件結構。FPGA的系統架構執行方式與標準ASSP基本相同，即系統的一些專(zhuān)用功能是通過(guò)硬件和軟件開(kāi)發(fā)工具設計和實(shí)現的。這些工具的輸出是一種二進(jìn)制映像文件，這些映像文件加載到FPGA中后將能確定所有可編程邏輯單元、布線(xiàn)資源、DSP處理模塊等的功能。主處理器可以在系統運行期間將這些二進(jìn)制映像文件加載進(jìn)FPGA?？梢詣?chuàng )建各種不同的程序映像來(lái)支持汽車(chē)信息通信系統中可能會(huì )用到的MPEG2、MPEG4、H.264、GSM/EDGE、WCDMA、1xEVDO、GPS、3D圖形加速器或其它算法。根據用戶(hù)在娛樂(lè )系統中的菜單選擇，特定應用程序可以由主處理器下載到FPGA中，然后接受主處理器的控制。
FPGA用于可編程功能要求良好定義的系統接口
主處理器對特定硬件加速器的控制一般是通過(guò)寄存器和存儲器接口完成，每個(gè)寄存器控制硬件加速器工作的某些方面。Delphi系統中默認的協(xié)同芯片就是這樣的，對于加載到FPGA的每個(gè)協(xié)處理器架構來(lái)說(shuō)也將是這樣。采用FPGA，對于處理像標準化寄存器和存儲器接口以控制編程到器件中的協(xié)處理器這樣的任務(wù)來(lái)說(shuō)是很容易的。這個(gè)標準接口可以定義如何向協(xié)處理器讀寫(xiě)數據、如何開(kāi)始和停止讀寫(xiě)、如何復位，并包含一套控制特定應用操作的寄存器。所有這些寄存器都是FPGA內部線(xiàn)性地址映射中的一部分，因此軟件物理器件驅動(dòng)器很容易訪(fǎng)問(wèn)這些寄存器。
用于協(xié)處理器的軟件物理器件驅動(dòng)器的抽象級別要比用硬件實(shí)現的寄存器接口高。軟件驅動(dòng)器提供了從系統的算法參數到控制寄存器的映射，因此應用軟件非常容易編寫(xiě)和維護。更高層模型器件驅動(dòng)器在底層硬件實(shí)現變化過(guò)程中仍保持相當的可移植性。Delphi系統中的軟件架構可以支持軟件或硬件協(xié)處理器來(lái)實(shí)現算法，它提供了幾個(gè)抽象層，這些抽象層將在軟件或硬件中的算法實(shí)現與物理實(shí)現分離開(kāi)來(lái)。FPGA協(xié)處理器非常適合Delphi的軟件和硬件架構。
FPGA被設計用于基本架構與Delphi系統架構類(lèi)似的許多系統中。這些系統內含一個(gè)以上的控制或DSP處理器，并利用FPGA來(lái)加速那些需要高性能處理的任務(wù)。實(shí)現FPGA協(xié)處理器的關(guān)鍵挑戰在于以下幾個(gè)方面：設計用于FPGA的不同的硬件加速器；硬件加速器與外部控制處理器整合；創(chuàng )建控制硬件加速器的軟件層。所有要求的硬件加速器包括用于視頻和通信應用的主流算法。這樣的應用今后會(huì )有廣闊的市場(chǎng)，而且這種市場(chǎng)發(fā)展后會(huì )培養更多的特殊標準知識產(chǎn)權(IP)硬件加速器專(zhuān)業(yè)設計公司，這些公司能夠提供可以直接用在先進(jìn)的低成本FPGA中的現成算法。另外，也可以購買(mǎi)針對MPEG2、MPEG4、H.264、WiFi和其它視頻與通信標準設計的商用IP模塊。圖3就是Amphion公司推出的MPEG4解碼器IP模塊框圖，可用于A(yíng)SIC或FPGA中。
 |
圖3 |
下一步是將FPGA中的硬件加速器與用于控制、數據輸入和輸出的外部總線(xiàn)整合起來(lái)。設計工程師可以利用新型開(kāi)發(fā)工具輕松地實(shí)現這一步。設計工程師可以使用Altera公司提供的系統集成工具SOPC Builder從可用的IP列表中選擇合適的IP模塊。在選擇時(shí)工具會(huì )提供一份參數化菜單，用戶(hù)可以在實(shí)現以前控制不同的架構選項。一旦參數設定后，模塊就會(huì )包含在工程師準備集成的其它外圍器件和處理器列表中。當每個(gè)IP模塊都選好并設定參數后，還需要將其集成進(jìn)處理架構中。
SOPC Builder使設計工程師可以定義高性能的交換架構(switch architecture)，并通過(guò)交換架構將各種硬件加速器和周邊器件與外部主處理器連接起來(lái)。在模塊互連的直觀(guān)矩陣圖上通過(guò)點(diǎn)擊鼠標就可以完成這種開(kāi)關(guān)架構的定義。在定義好之后，SOPC Builder就能自動(dòng)組合各個(gè)IP，然后生成硬件描述語(yǔ)言的描述，并自動(dòng)綜合成最終的FPGA程序。在運行期間將最終程序下載到FPGA，從而實(shí)現特定算法的協(xié)處理器。
硬件整合完成后，需要用軟件物理器件將高層軟件控制與用于控制硬件加速器的具體寄存器和存儲器映射架構分隔開(kāi)。用于控制硬件加速器的寄存器和存儲器是參數化IP模塊的標準組件。然而，多個(gè)外圍器件與加速器的整合需要一份在FPGA上實(shí)現所有可編程特性的寄存器和存儲器映射。SOPC Builder在將IP組裝進(jìn)用戶(hù)定義的交換架構時(shí)能夠自動(dòng)創(chuàng )建這樣的寄存器和存儲器映射。
每個(gè)IP模塊都包含一套預先定義好的軟件物理器件驅動(dòng)器，這些驅動(dòng)器主要用于外部主處理器對IP模塊的控制。SOPC Builder能夠自動(dòng)組裝各個(gè)軟件物理器件驅動(dòng)器，并自動(dòng)將每個(gè)驅動(dòng)器與被它控制的IP模塊相關(guān)的寄存器和存儲器映射關(guān)聯(lián)起來(lái)。因此SOPC Builder能夠通過(guò)這種方式自動(dòng)創(chuàng )建并整合FPGA協(xié)處理器和控制處理器的硬件與軟件架構。SOPC Builder可以滿(mǎn)足FPGA快速發(fā)展的性能要求，并適應FPGA不斷增強在復雜系統實(shí)現中應用的能力。
推動(dòng)FPGA技術(shù)快速發(fā)展的因素
可編程邏輯器件自從20年前推出以來(lái)得到了迅猛發(fā)展，已經(jīng)從低水平的膠合邏輯發(fā)展成目前具有最低成本、最高可編程處理性能的器件。驅動(dòng)FPGA性能和成本的二大關(guān)鍵要素是：FPGA架構的發(fā)展以及FPGA使用半導體技術(shù)的方式。FPGA架構提供的可編程邏輯單元陣列是與可編程布線(xiàn)資源組合在一起的。在早期的低密度FPGA中，這種架構能完成簡(jiǎn)單處理單元的互連。隨著(zhù)FPGA密度的提高，陣列架構可以提供高度并行處理的能力。目前FPGA架構的整個(gè)處理陣列內包含有存儲器模塊、DSP模塊和可編程I/O，因此能夠輕松滿(mǎn)足汽車(chē)信息處理系統的性能要求。
FPGA發(fā)展的另外一個(gè)重要驅動(dòng)源是工藝技術(shù)及其對性能和成本的影響。采用最新一代工藝技術(shù)可以提高FPGA的密度和性能，降低FPGA的成本。同時(shí)，FPGA的廣泛應用反過(guò)來(lái)也促進(jìn)工藝技術(shù)的發(fā)展。FPGA對半導體工藝技術(shù)的發(fā)展極具價(jià)值，因為它們使用的規則結構能夠在其生命周期的早期就投入批量生產(chǎn)。FPGA的規則結構非常方便產(chǎn)品缺陷測試中統計數據的收集，這對精確調整工藝技術(shù)以達到更高制造良品率是非常重要的。FPGA和工藝技術(shù)之間的共生關(guān)系不斷地提高著(zhù)FPGA的密度，并降低器件的成本。因此相對專(zhuān)用ASIC和ASSP來(lái)說(shuō)，目前Altera的Cyclone系列低成本FPGA在價(jià)格方面極具競爭性。
本文小結
汽車(chē)娛樂(lè )系統的技術(shù)和差異化在不斷快速發(fā)展。先進(jìn)的系統架構服務(wù)于大部分主流汽車(chē)市場(chǎng)，并通過(guò)附加ASSP和軟件的支持實(shí)現高端產(chǎn)品的差異化。FPGA提供了高性能和靈活的協(xié)處理平臺，并將許多ASSP的功能整合進(jìn)一個(gè)可再編程平臺。FPGA協(xié)處理器非常適合Delphi架構這樣的主流汽車(chē)娛樂(lè )架構。將FPGA協(xié)處理器用作高端汽車(chē)娛樂(lè )系統架構的一部分后，汽車(chē)公司就可以通過(guò)軟件編程提供ASSP無(wú)法單獨提供的多種高端視頻和通信性能。靈活的高端汽車(chē)娛樂(lè )架構利用FPGA可以在汽車(chē)銷(xiāo)售甚至整個(gè)汽車(chē)生命期內不斷實(shí)現新的功能。在銷(xiāo)售和售后階段增強汽車(chē)娛樂(lè )系統功能的能力可以提升汽車(chē)售中和售后的價(jià)值，而以前被租汽車(chē)的轉售價(jià)值仍是汽車(chē)制造商贏(yíng)利的主要來(lái)源。
評論