使用HART兼容性簡(jiǎn)化模擬電流環(huán)路設計

圖1:集成無(wú)源濾波器且支持HART的輸入。
圖中,R1和RSENSE組成一個(gè)250Ω系統端接阻抗。HART FSK信號從該處到HART調制解調器為交流耦合。通過(guò)精密100Ω的RSENSE電阻,將4mA至20mA模擬信號轉換為0.4V至2V信號。然后,模擬低通濾波器衰減模擬信號中的HART FSK成分,接著(zhù)將其輸入ADC。二階低通模擬濾波器帶寬為25Hz,滾降為-40dB/十倍頻程。該電路符合HART規范,可將HART FSK信號衰減至4mA至20mA滿(mǎn)量程以下超過(guò)-60dB電平,確保HART FSK通信輸入擾動(dòng)不超過(guò)0.1%。
另一方面,該模擬低通濾波器在系統輸入端的滿(mǎn)量程跳變之后,建立至0.1%以?xún)刃璐蠹s70ms。這種較長(cháng)的建立時(shí)間和低帶寬性能不適合要求高速工作且不需要HART通信的系統。確實(shí)可以旁路模擬濾波器,但需要額外的模擬電路,比如開(kāi)關(guān)或多路復用器。圖2顯示了支持HART的模擬輸入的替代方案。

圖2:支持HART的靈活帶寬輸入。
與上一個(gè)電路類(lèi)似,HART FSK信號交流耦合至250Ω輸入阻抗,而4mA至20mA信號通過(guò)100Ω的精密RSENSE電阻轉換為0.4V至2V信號。然而本電路中,一個(gè)輕度的低通濾波器將信號帶寬限制為27kHz左右,以便為系統提供免疫性和電磁兼容性(EMC)。系統輸入端滿(mǎn)量程跳變后,濾波器在40μs時(shí)間內建立至0.1%。
信號會(huì )被傳遞到帶有內置數字濾波器的Σ-Δ型ADC,比如ADI公司的AD7173。數字濾波器可編程設置為較慢的工作速度模式和最優(yōu)HART FSK信號抑制模式,或者在要求快速模擬輸入時(shí)設置為快速工作模式。
AD7173支持多種工作模式。其中一種模式適合用來(lái)抑制HART FSK信號,將SINC3濾波器的陷波頻率設為400Hz,或者可在較低HART FSK頻率(1.2kHz)時(shí)提供深濾波器陷波并可在較高頻率(2.2kHz)時(shí)提供大幅衰減的分數頻率。圖3中的曲線(xiàn)顯示該數字濾波器的頻率響應,及其與圖1中模擬濾波器的比較。

圖3:集成無(wú)源濾波器且支持HART的輸入。
不幸的是,真實(shí)情況遠沒(méi)有那么簡(jiǎn)單。當一條完整的消息經(jīng)過(guò)HART發(fā)送后,HART FSK調制信號頻譜不僅在基頻調制頻率處包含電能,且在1.2kHz與2.2kHz載波之間、下方和上方包含頻率分量。圖4顯示了HART FSK消息在A(yíng)DC輸入端的典型頻譜,以及通過(guò)SINC3濾波器以400Hz陷波衰減時(shí)的頻譜。本例中,主機發(fā)送HART命令3,從機響應該命令。
評論