SPI總線(xiàn)協(xié)議使用與原理

SCSPI的通信原理很簡(jiǎn)單，它以主從方式工作，這種模式通常有一個(gè)主設備和一個(gè)或多個(gè)從設備，需要至少4根線(xiàn)，事實(shí)上3根也可以（用于單向傳輸時(shí)，也就是半雙工方式）。也是所有基于SPI的設備共有的，它們是SDI（數據輸入MOSI）、SDO（數據輸出MISO）、SCLK（時(shí)鐘）、CS（片選）。

（1）MOSI– SPI總線(xiàn)主機輸出/從機輸入（SPI Bus Master Output/Slave Input）；

（2）MISO– SPI總線(xiàn)主機輸入/從機輸出（SPI Bus Master Input/Slave Output)；

（3）SCLK –時(shí)鐘信號，由主設備產(chǎn)生；

（4）CS –從設備使能信號，由主設備控制（Chip select），有的IC此pin腳叫SS。

其中CS是控制芯片是否被選中的，也就是說(shuō)只有片選信號為預先規定的使能信號時(shí)（高電位或低電位），對此芯片的操作才有效。這就允許在同一總線(xiàn)上連接多個(gè)SPI設備成為可能。

接下來(lái)就負責通訊的3根線(xiàn)了。通訊是通過(guò)數據交換完成的，這里先要知道SPI是串行通訊協(xié)議，也就是說(shuō)數據是一位一位的傳輸的。這就是SCLK時(shí)鐘線(xiàn)存在的原因，由SCK提供時(shí)鐘脈沖，SDI，SDO則基于此脈沖完成數據傳輸。數據輸出通過(guò)SDO線(xiàn)，數據在時(shí)鐘上升沿或下降沿時(shí)改變，在緊接著(zhù)的下降沿或上升沿被讀取。完成一位數據傳輸，輸入也使用同樣原理。這樣，在至少8次時(shí)鐘信號的改變（上沿和下沿為一次），就可以完成8位數據的傳輸。

在點(diǎn)對點(diǎn)的通信中，SPI接口不需要進(jìn)行尋址操作，且為全雙工通信，顯得簡(jiǎn)單高效。在多個(gè)從設備的系統中，每個(gè)從設備需要獨立的使能信號，硬件上比I2C系統要稍微復雜一些。

應用舉例：設主機和從機初始化就緒,并且主機的sbuff=0xaa，從機的sbuff=0x55，下面將分步對spi的8個(gè)時(shí)鐘周期的數據情況演示一遍：假設上升沿發(fā)送數據

脈沖主機sbuff從機sbuff sdi sdo

0 10101010 01010101 0 0

1上0101010x 1010101x 0 1

1下01010100 10101011 0 1

2上1010100x 0101011x 1 0

2下10101001 01010110 1 0

3上0101001x 1010110x 0 1

3下01010010 10101101 0 1

4上1010010x 0101101x 1 0

4下10100101 01011010 1 0

5上0100101x 1011010x 0 1

5下01001010 10110101 0 1

6上1001010x 0110101x 1 0

6下10010101 01101010 1 0

7上0010101x 1101010x 0 1

7下00101010 11010101 0 1

8上0101010x 1010101x 1 0

8下01010101 10101010 1 0

這樣就完成了兩個(gè)寄存器8位的交換，上面的上表示上升沿、下表示下降沿，sdi、sdo相對于主機而言的。其中ss引腳作為主機的時(shí)候，從機可以把它拉底被動(dòng)選為從機，作為從機的是時(shí)候，可以作為片選腳用。根據以上分析，一個(gè)完整的傳送周期是16位，即兩個(gè)字節，因為，首先主機要發(fā)送命令過(guò)去，然后從機根據主機的命令準備數據，主機在下一個(gè)8位時(shí)鐘周期才把數據讀回來(lái)。SPI總線(xiàn)是Motorola公司推出的三線(xiàn)同步接口，同步串行3線(xiàn)方式進(jìn)行通信：一條時(shí)鐘線(xiàn)SCK，一條數據輸入線(xiàn)MISO，一條數據輸出線(xiàn)MOSI；用于CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI主要特點(diǎn)有：可以同時(shí)發(fā)出和接收串行數據；可以當作主機或從機工作；提供頻率可編程時(shí)鐘；發(fā)送結束中斷標志；寫(xiě)沖突保護；總線(xiàn)競爭保護等。下圖示出SPI總線(xiàn)工作的四種方式，其中使用的最為廣泛的是SPI0和SPI3方式

SPI總線(xiàn)四種工作方式SPI模塊為了和外設進(jìn)行數據交換，根據外設工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性（CPOL）對傳輸協(xié)議沒(méi)有重大的影響。如果CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數據傳輸。如果CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿（上升或下降）數據被采樣；如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿（上升或下降）數據被采樣。SPI