SPI總線(xiàn)小結

SPI接口是在CPU和外圍低速器件之間進(jìn)行同步串行數據傳輸，在主器件的移位脈沖下，數據按位傳輸，高位在前，地位在后，為全雙工通信，數據傳輸速度總體來(lái)說(shuō)比I2C總線(xiàn)要快，速度可達到幾Mbps。

1、SPI總線(xiàn)主要特點(diǎn)

· 全雙工；

· 可以當作主機或從機工作；

· 提供頻率可編程時(shí)鐘；

· 發(fā)送結束中斷標志；

· 寫(xiě)沖突保護；

2、接口定義

該總線(xiàn)通信基于主-從配置。它有以下4個(gè)信號：

MOSI：Master Out Slave In主出/從入

MISO：Master In Slave Out 主入/從出

SCK：Serial Clock 串行時(shí)鐘

SS：Slave Select 從屬選擇

芯片上“從屬選擇”(slave-select)的引腳數決定了可連到總線(xiàn)上的器件數量。

3、SPI時(shí)序分析

在SPI傳輸中，數據是同步進(jìn)行發(fā)送和接收的。數據傳輸的時(shí)鐘基于來(lái)自主處理器的時(shí)鐘脈沖，摩托羅拉沒(méi)有定義任何通用SPI的時(shí)鐘規范。然而，最常用的時(shí)鐘設置基于時(shí)鐘極性(CPOL)和時(shí)鐘相位(CPHA)兩個(gè)參數，CPOL定義SPI串行時(shí)鐘的活動(dòng)狀態(tài)，而CPHA定義相對于SO-數據位的時(shí)鐘相位。 CPOL和CPHA的設置決定了數據取樣的時(shí)鐘沿。如圖1所示，根據CPOL和CPHA的不同，有四種不同的工作模式。

圖1 SPI時(shí)序分析

其中，CPOL是用來(lái)決定SCK時(shí)鐘信號空閑時(shí)的電平。CPOL＝0，空閑電平為低電平，CPOL＝1時(shí)，空閑電平為高電平。CPHA用來(lái)決定采樣時(shí)刻的，CPHA=0，在每個(gè)周期的第一個(gè)時(shí)鐘沿采樣。CPHA＝1，在每個(gè)周期的第二個(gè)時(shí)鐘沿采樣。