FSB總線(xiàn)、HT總線(xiàn)、QPI總線(xiàn)、DMI總線(xiàn)區別

HT總線(xiàn)：HT是Hyper-Transport的簡(jiǎn)稱(chēng)，是AMD為K8平臺專(zhuān)門(mén)設計的高速串行總線(xiàn)。它的發(fā)展歷史可回溯到1999年，原名為“LDT總線(xiàn)”(Lightning Data Transport，閃電數據傳輸)。2001年7月這項技術(shù)正式推出，AMD同時(shí)將它更名為Hyper-Transport。隨后，Broadcom、Cisco、Sun、NVIDIA、ALI、ATI、Apple等許多企業(yè)均決定采用這項新型總線(xiàn)技術(shù)，而AMD也借此組建Hyper-Transport技術(shù)聯(lián)盟（HTC），從而將Hyper-Transport推向產(chǎn)業(yè)界。Hyper-Transport本質(zhì)是一種為主板上的集成電路互連而設計的端到端總線(xiàn)技術(shù)，目的是加快芯片間的數據傳輸速度。Hyper-Transport技術(shù)在A(yíng)MD平臺上使用后，是指AMD CPU到主板芯片之間的連接總線(xiàn)（如果主板芯片組是南北橋架構，則指CPU到北橋），即HT總線(xiàn)，類(lèi)似于Intel平臺中的前端總線(xiàn)（FSB），但Intel平臺目前還沒(méi)采用。在基礎原理上，Hyper-Transport與目前的PCI Express非常相似，都是采用點(diǎn)對點(diǎn)的單雙工傳輸線(xiàn)路，引入抗干擾能力強的LVDS信號技術(shù)，命令信號、地址信號和數據信號共享一個(gè)數據路徑，支持DDR雙沿觸發(fā)技術(shù)等等，但兩者在用途上截然不同—PCI Express作為計算機的系統總線(xiàn)，而Hyper-Transport則被設計為兩枚芯片間的連接，連接對象可以是處理器與處理器、處理器與芯片組、芯片組的南北橋、路由器控制芯片等等，屬于計算機系統的內部總線(xiàn)范疇。Hyper-Transport技術(shù)從規格上講已經(jīng)用HT1.0、HT2.0、HT3.0、HT3.1。

第一代Hyper-Transport的工作頻率在200MHz—800MHz范圍。因采用DDR技術(shù)，Hyper-Transport的實(shí)際數據激發(fā)頻率為400MHz—1.6GHz，可支持2、4、8、16和32bit等五種通道模式，800MHz下，雙向32bit模式的總線(xiàn)帶寬為12.8GB/s，遠遠高于當時(shí)任何一種總線(xiàn)技術(shù)。

2004年2月，Hyper-Transport技術(shù)聯(lián)盟(Hyper Transport Technology Consortium，HTC)又發(fā)布了Hyper-Transport 2.0規格，使頻率成功提升到了1.0GHz、1.2GHz和1.4GHz，雙向16bit模式的總線(xiàn)帶寬提升到了8.0GB/s、9.6GB/s和11.2GB/s，而當時(shí)Intel915G架構前端總線(xiàn)在6.4GB/s。

2007年11月19日，AMD正式發(fā)布了Hyper-Transport 3.0總線(xiàn)規范，提供了1.8GHz、2.0GHz、2.4GHz、2.6GHz幾種頻率，最高可以支持32通道。32位通道下，其總線(xiàn)的傳輸效率可以達到史無(wú)前例的41.6GB/s。超傳輸技術(shù)聯(lián)盟(HTC)在2008年8月19日發(fā)布了新版Hyper-Transport 3.1規范和HTX3規范，將這種點(diǎn)對點(diǎn)、低延遲總線(xiàn)技術(shù)的速度提升到了3.2GHz，再結合雙倍數據率(DDR)，那么64-bit帶寬可達51.2GB/s(即6.4GHzX 64bit/8)。

與AMD的HT總線(xiàn)技術(shù)相比，Intel的FSB總線(xiàn)瓶頸也很明顯。面對這種帶寬上的劣勢，Intel要想改變這種處理器和北橋設備之間帶寬捉襟見(jiàn)肘的情況，縱使在技術(shù)上將FSB頻率進(jìn)一步提高到2133MHz，也難以應付未來(lái)DDR3內存及多顯卡系統所帶來(lái)的帶寬需求，Intel推出新的總線(xiàn)技術(shù)勢在必行，所以，QPI總線(xiàn)就應運而生了。

QPI總線(xiàn)：是Quick Path Interconnect的縮寫(xiě)，譯為快速通道互聯(lián)，它的官方名字叫做CSI（Common System Interface公共系統界面），用來(lái)實(shí)現芯片之間的直接互聯(lián)，而不是再通過(guò)FSB連接到北橋，矛頭直指AMD的HT總線(xiàn)。

QPI是一種基于包傳輸的串行式高速點(diǎn)對點(diǎn)連接協(xié)議，在每次傳輸的20bit數據中，有16bit是真實(shí)有效的數據，其余4位用于循環(huán)校驗，以提高系統的可靠性。由于QPI是雙向的，在發(fā)送的同時(shí)也可以接收另一端傳輸來(lái)的數據，這樣，每個(gè)QPI總線(xiàn)總帶寬= QPI頻率×每次傳輸的有效數據（即16bit/8=2Byte）×雙向。所以QPI頻率為4.8GT/s的總帶寬=4.8GT/s×2Byte×2=19.2GB/s，QPI頻率為6.4GT/s的總帶寬=6.4GT/s×2Byte×2=25.6GB/s。此外，QPI另一個(gè)亮點(diǎn)就是支持多條系統總線(xiàn)連接，Intel稱(chēng)之為multi-FSB。系統總線(xiàn)將會(huì )被分成多條連接，并且頻率不再是單一固定的，根據各個(gè)子系統對數據吞吐量的需求調整，這種特性無(wú)疑要比AMD目前的HT總線(xiàn)更具彈性。

在處理器中集成內存控制器的Intel微架構，拋棄了沿用多年的的FSB，CPU可直接通過(guò)內存控制器訪(fǎng)問(wèn)內存資源，而不是以前繁雜的“前端總線(xiàn)——北橋——內存控制器”模式。并且，與AMD在主流的多核處理器上采用的4HT3（4根傳輸線(xiàn)路，兩根用于數據發(fā)送，兩個(gè)用于數據接收）連接方式不同，英特爾采用了4+1 QPI互聯(lián)方式（4針對處理器，1針對I/O設計），這樣多處理器的每個(gè)處理器都能直接與物理內存相連，每個(gè)處理器之間也能彼此互聯(lián)來(lái)充分利用不同的內存，可以讓多處理器的等待時(shí)間變短。在Intel高端的安騰處理器系統中，QPI高速互聯(lián)方式使得CPU與CPU之間的峰值帶寬可達96GB/s，峰值內存帶寬可達34GB/s。這主要在于QPI采用了與PCI-E類(lèi)似的點(diǎn)對點(diǎn)設計，包括一對線(xiàn)路，分別負責數據發(fā)送和接收，每一條通路可傳送20bit數據。QPI總線(xiàn)可實(shí)現多核處理器內部的直接互聯(lián)，而無(wú)須像以前那樣還要再經(jīng)過(guò)FSB進(jìn)行連接，從而大幅提升整體系統性能。

DMI總線(xiàn)：是Direct Media Interface的縮寫(xiě)，中文叫做直接媒體接口，是Intel公司開(kāi)發(fā)用于連接主板南北橋的總線(xiàn)，取代了以前的Hub-Link總線(xiàn)。DMI采用點(diǎn)對點(diǎn)的連接方式，具有PCI-E總線(xiàn)的優(yōu)勢。DMI實(shí)現了上行與下行各1GB/s的數據傳輸率，總帶寬達到2GB/s。

在Intel的Nehalem架構發(fā)布之初，由于集成了內存控制器，需要一個(gè)更為快速的數據傳輸接口來(lái)進(jìn)行處理器數據和內存數據的傳輸，同時(shí)還要保證與主板上的其他芯片和接口如PCIE2.0和ICH南橋芯片之間的連接速度，所以當時(shí)采用了QPI總線(xiàn)技術(shù)，然而到了Lynnfield核心的Core i7/i5系列，其核心內部完全集成了內存控制器、PCI-E 2.0控制器等，也就是說(shuō)將整個(gè)北橋都集成到了CPU內部，還稍有加強，在數據傳輸方面的要求自然要更高，所以Intel在CPU內部依然保留了QPI總線(xiàn)，用于CPU內部的數據傳輸。而在與外部接口設備進(jìn)行連接的時(shí)候，需要有一條簡(jiǎn)潔快速的通道，就是DMI總線(xiàn)。這樣，這兩個(gè)總線(xiàn)的傳輸任務(wù)就分工明確了，QPI主管內，DMI主管外。