SPI總線(xiàn)詳細解析

串行外圍設備接口SPI（serial peripheral interface）總線(xiàn)技術(shù)是Motorola公司推出的一種同步串行接口。
SPI 用于CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。它只需四條線(xiàn)就可以完成MCU與各種外圍器件的通訊，這四條線(xiàn)是：串行時(shí)鐘線(xiàn)（CSK）、主機輸入/從機輸出數據線(xiàn)（MISO）、主機輸出/從機輸入數據線(xiàn)（MOSI）、低電平有效從機選擇線(xiàn)CS。當SPI工作時(shí)，在移位寄存器中的數據逐位從輸出引腳（MOSI）輸出（高位在前），同時(shí)從輸入引腳（MISO）接收的數據逐位移到移位寄存器（高位在前）。發(fā)送一個(gè)字節后，從另一個(gè)外圍器件接收的字節數據進(jìn)入移位寄存器中。即完成一個(gè)字節數據傳輸的實(shí)質(zhì)是兩個(gè)器件寄存器內容的交換。主SPI的時(shí)鐘信號（SCK）使傳輸同步。其典型系統框圖如下圖所示。

二.SPI總線(xiàn)主要特點(diǎn)

· 全雙工;

· 可以當作主機或從機工作;

· 提供頻率可編程時(shí)鐘;

· 發(fā)送結束中斷標志;

· 寫(xiě)沖突保護;

.總線(xiàn)競爭保護等。

三.SPI總線(xiàn)工作方式

SPI總線(xiàn)有四種工作方式，其中使用的最為廣泛的是SPI0和SPI3方式(實(shí)線(xiàn)表示):

四種工作方式時(shí)序分別為：

時(shí)序詳解：

CPOL：時(shí)鐘極性選擇，為0時(shí)SPI總線(xiàn)空閑為低電平，為1時(shí)SPI總線(xiàn)空閑為高電平

CPHA：時(shí)鐘相位選擇，為0時(shí)在SCK第一個(gè)跳變沿采樣，為1時(shí)在SCK第二個(gè)跳變沿采樣

工作方式1：

當CPHA=0、CPOL=0時(shí)SPI總線(xiàn)工作在方式1。MISO引腳上的數據在第一個(gè)SPSCK沿跳變之前已經(jīng)上線(xiàn)了，而為了保證正確傳輸，MOSI引腳的MSB位必須與SPSCK的第一個(gè)邊沿同步，在SPI傳輸過(guò)程中，首先將數據上線(xiàn)，然后在同步時(shí)鐘信號的上升沿時(shí)，SPI的接收方捕捉位信號，在時(shí)鐘信號的一個(gè)周期結束時(shí)(下降沿)，下一位數據信號上線(xiàn)，再重復上述過(guò)程，直到一個(gè)字節的8位信號傳輸結束。

工作方式2：

當CPHA=0、CPOL=1時(shí)SPI總線(xiàn)工作在方式2。與前者唯一不同之處只是在同步時(shí)鐘信號的下降沿時(shí)捕捉位信號，上升沿時(shí)下一位數據上線(xiàn)。

工作方式3：

當CPHA=1、CPOL=0時(shí)SPI總線(xiàn)工作在方式3。MISO引腳和MOSI引腳上的數據的MSB位必須與SPSCK的第一個(gè)邊沿同步，在SPI傳輸過(guò)程中，在同步時(shí)鐘信號周期開(kāi)始時(shí)(上升沿)數據上線(xiàn)，然后在同步時(shí)鐘信號的下降沿時(shí)，SPI的接收方捕捉位信號，在時(shí)鐘信號的一個(gè)周期結束時(shí)(上升沿)，下一位數據信號上線(xiàn)，再重復上述過(guò)程，直到一個(gè)字節的8位信號傳輸結束。

工作方式4：

當CPHA=1、CPOL=1時(shí)SPI總線(xiàn)工作在方式4。與前者唯一不同之處只是在同步時(shí)鐘信號的上升沿時(shí)捕捉位信號，下降沿時(shí)下一位數據上線(xiàn)。

四.SPI總線(xiàn)常見(jiàn)錯誤

1 SPR設定錯誤
　在從器件時(shí)鐘頻率小于主器件時(shí)鐘頻率時(shí)，如果SCK的速率設得太快，將導致接收到的數據不正確（SPI接口本身難以判斷收到的數據是否正確，要在軟件中處理）。
　整個(gè)系統的速度受三個(gè)因素影響：主器件時(shí)鐘CLK主、從器件時(shí)鐘CLK從和同步串行時(shí)鐘SCK，其中SCK是對CLK主的分頻，CLK從和CLK主是異步的。要使SCK無(wú)差錯無(wú)遺漏地被從器件所檢測到，從器件的時(shí)鐘CLK從必須要足夠快。下面以SCK設置為CLK主的4分頻的波形為例，分析同步串行時(shí)鐘、主時(shí)鐘和從時(shí)鐘之間的關(guān)系。

圖1主從時(shí)鐘和SCK的關(guān)系

　如圖1所示，當T從
　圖2中，當T從≥TSCK/2＝2T主時(shí)，在clk_s的兩個(gè)上升沿都檢測不到SCK的低電平,這樣從器件就會(huì )漏掉一個(gè)SCK。在某些相位條件下，即使CLK從僥幸能檢測到SCK的低電平，也不能保證可以繼續檢測到下一個(gè)SCK。只要遺漏了一個(gè)SCK，就相當于串行數據漏掉了一個(gè)位，后面繼續接收/發(fā)送的數據就都是錯誤的了。

圖2主從時(shí)鐘和SCK的關(guān)系
　
根據以上的分析，SPR和主從時(shí)鐘比的關(guān)系如表1所列。

表1 SPR的設置和主從時(shí)鐘周期比值之間的關(guān)系

　在發(fā)送數據之前按照表1對SPR進(jìn)行設置，SPR設定錯誤可以完全避免。

2 模式錯誤（MODF）

　模式錯誤表示的是主從模式選擇的設置和引腳SS的連接不一致。

　器件工作在主模式的時(shí)候（MSTR=1），它的片選信號SS引腳必須接高電平。在發(fā)送數據的過(guò)程中，如果它的SS從高電平跳至低電平，在SS的下降沿，SPI模塊將檢測到模式錯誤，對MODF位置1，強制器件從主模式轉入從模式（即令MSTR＝0），清空內部計數器counter，并結束正在進(jìn)行的數據傳輸，如圖3（a）所示。
　對從模式（MSTR=0），在沒(méi)有數據傳送的時(shí)候，SS高電平表示從器件未被選中，從器件不工作，MISO輸出高阻；在數據傳輸過(guò)程中，片選信號SS必須接低電平，且SS不允許跳變。如果SS從低電平跳到高電平，在SS的上跳沿，SPI模塊也將檢測到模式錯誤，清空內部計數器counter，并結束正在進(jìn)行的數據傳輸。直到SS恢復為低電平，重新使SPEN＝1時(shí)，才重新開(kāi)始工作，如圖3（b）所示。

圖3模式錯誤的檢測

3 溢出錯誤（OVR）

　溢出錯誤表示連續傳輸多個(gè)數據時(shí)，后一個(gè)數據覆蓋了前一個(gè)數據而產(chǎn)生的錯誤。

　狀態(tài)標志SPIF表示的是數據傳輸正在進(jìn)行中，它對數據的傳輸有較大的影響。主器件的SPIF有效由數據寄存器的空標志SPTE＝0產(chǎn)生，而從器件的SPIF有效則只能由收到的第一個(gè)SCK的跳變產(chǎn)生，且又由于從器件的SPIF和主器件發(fā)出的SCK是異步的，因此從器件的傳輸標志SPIF從相對于主器件的傳輸標志SPIF主有一定的滯后。如圖4所示，在主器件連續發(fā)送兩個(gè)數據的時(shí)候將有可能導致從器件的傳輸標志和主器件下一個(gè)數據的傳輸標志相重疊（圖4中虛線(xiàn)和陰影部分），第一個(gè)收到的數據必然被覆蓋，第二個(gè)數據的收/發(fā)也必然出錯，產(chǎn)生溢出錯誤。

圖4溢出錯誤

　　通過(guò)對從器件的波形分析發(fā)現，counter＝8后的第一個(gè)時(shí)鐘周期，數據最后一位的傳輸已經(jīng)完成。在數據已經(jīng)收/發(fā)完畢的情況下，counter＝8狀態(tài)的長(cháng)短對數據的正確性沒(méi)有影響，因此可以縮短counter＝8的狀態(tài)，以避免前一個(gè)SPIF和后一個(gè)SPIF相重疊。這樣，從硬件上避免了這一階段的溢出錯誤。

　　但是，如果從器件工作速度不夠快或者軟件正在處理其他事情，在SPI接口接收到的數據尚未被讀取的情況下，又接收到一個(gè)新的數據，溢出錯誤還是會(huì )發(fā)生的。此時(shí)，SPI接口保護前一個(gè)數據不被覆蓋，舍棄新收到的數據，置溢出標志OVR＝1；另外發(fā)出中斷信號（如果該中斷允許），通知從器件及時(shí)讀取數據。

4 偏移錯誤（OFST）

　　SPI接口一般要求從器件先工作，然后主器件才開(kāi)始發(fā)送數據。有時(shí)在主器件往外發(fā)送數據的過(guò)程中，從器件才開(kāi)始工作，或者SCK受到外界干擾，從器件未能準確地接收到8個(gè)SCK。如圖5所示，從器件接收到的8個(gè)SCK其實(shí)是屬于主器件發(fā)送相鄰的兩個(gè)數據的SCK主。這時(shí)，主器件的SPIF和從器件的SPIF會(huì )發(fā)生重疊，數據發(fā)生了錯位，從器件如果不對此進(jìn)行糾正的話(huà)，數據的接收/發(fā)送便一直地錯下去。

圖5偏移錯誤

　在一個(gè)數據的傳輸過(guò)程中，SPR是不允許改變的，即SCK是均勻的，而從圖5可以看出，從器件接收到的8個(gè)SCK并不均勻，它們是分別屬于兩個(gè)數據的，因此可以計算SCK的占空時(shí)間來(lái)判斷是否發(fā)生了偏移錯誤。經(jīng)分析，正常時(shí)候SCK＝1時(shí)的時(shí)鐘周期數n的取值滿(mǎn)足如下關(guān)系：

　但由于主從時(shí)鐘之間是異步的，并且經(jīng)過(guò)了取整，所以正常時(shí)候SCK＝1時(shí)的時(shí)鐘周期計數值COUNT應滿(mǎn)足：

　比如在圖5中，COUNT的最大值COUNT(max)＝2或者1，都可認為是正常的。但當出現COUNT(max)＝8時(shí)，可以判定出現了偏移錯誤。在實(shí)際設計中，先記錄下第一個(gè)COUNT(max)的值，如果后面又出現與記錄值相差1以上的COUNT(max)出現，可知有偏移錯誤OFST
發(fā)生。SPI接口在“不均勻”的地方令SPIF＝1，然后準備等待下一個(gè)數據的第一個(gè)SCK。其中COUNT的位數固定為8位，為了避免溢出時(shí)重新從00H開(kāi)始計數，當計數達到ffH時(shí)停止計數。

5 其他錯誤

　設定不當，或者受到外界干擾，數據傳輸難免會(huì )發(fā)生錯誤，或者有時(shí)軟件對錯誤的種類(lèi)判斷不清，必須要有一種方法強制SPI接口從錯誤狀態(tài)中恢復過(guò)來(lái)。在SPI不工作，即SPEN＝0的時(shí)候，清除SPI模塊內部幾乎所有的狀態(tài)（專(zhuān)用寄存器除外）。如果軟件在接收數據的時(shí)候，能夠發(fā)現數據有錯誤，無(wú)論是什么錯誤，都可以強制停止SPI的工作，重新進(jìn)行數據傳輸。例如，在偏移錯誤（OFST）中，如果SPR2、SPR1和SPR0的設置適當，也可以使SCK顯得比較“均勻”。SPI接口硬件本身不可能檢測到有錯誤，若用戶(hù)軟件能夠發(fā)現錯誤，這時(shí)就可以強制停止SPI的傳輸工作，這樣就可以避免錯誤一直持續下去。

在應用中，如果對數據的正確性要求較高，除了要在軟件上滿(mǎn)足SPI接口的時(shí)序要求外，還需要在軟件上作適當的處理。