IC設計中天線(xiàn)效應以及其抑制方案探討

　　如同摩爾定律所述，數十年來(lái)，晶片的密度和速度正呈指數級成長(cháng)。眾所周知，這種高速成長(cháng)的趨勢總有一天會(huì )結束，只是不知道當這一刻來(lái)臨時(shí)，晶片的密度和性能到底能達到何種程度。隨著(zhù)技術(shù)的發(fā)展，晶片密度不斷增加，而閘級氧化層寬度不斷減少，超大規模積體電路（VLSI）中常見(jiàn)的多種效應變得原來(lái)越重要且難以控制，天線(xiàn)效應便是其中之一。在過(guò)去的二十年中，半導體技術(shù)得以迅速發(fā)展，催生出更小規格、更高封裝密度、更高速電路、更低功耗的產(chǎn)品。本文將討論天線(xiàn)效應以及減少天線(xiàn)效應的解決方案。

　　天線(xiàn)效應

　　天線(xiàn)效應或電漿導致閘氧損害是指在MOS晶片制程中，可能發(fā)生潛在影響產(chǎn)品良率與可靠性的效應。目前，微影制程采用‘電漿蝕刻’法（或‘干式蝕刻’）制造晶片。電漿是一種用于蝕刻的離子化/活性氣體。它可進(jìn)行超級模式控制（更鋒利邊緣/更少咬邊），并實(shí)現多種在傳統蝕刻中無(wú)法實(shí)現的化學(xué)反應。但凡事都有兩面性，它還帶來(lái)一些副作用，其中之一就是充電損害。

圖1：電漿蝕刻過(guò)程中的天線(xiàn)效應。

　　電漿充電損害是指在電漿處理過(guò)程中，在MOSFET閘級氧化層上發(fā)生非預期的高場(chǎng)應力。在電漿蝕刻過(guò)程中，大量電荷聚集在多晶矽和金屬表面。透過(guò)電容器耦合，在閘級氧化層中會(huì )形成較大電場(chǎng)，導致產(chǎn)生可能損害氧化層并改變設備閥值電壓（VT）的應力。如下圖所示，被聚集的靜電荷被傳輸到閘極中，透過(guò)閘級氧化層，被電流穿隧中和。

　　顯而易見(jiàn)地，暴露在電漿面前的導體面積非常重要，它決定靜電荷聚集率和穿隧電流的大小。這就是所謂的‘天線(xiàn)效應’。閘極的導體與氧化層的面積比就是天線(xiàn)比率。一般來(lái)說(shuō)，天線(xiàn)比率可看做是一種電流放大器，可放大閘級氧化層穿隧電流的密度。對于特定的天線(xiàn)比率來(lái)說(shuō)，電漿密度越高，穿隧電流越大，也意味著(zhù)更高的損害。

　　電漿制造包括3種程序。在導體層模式蝕刻過(guò)程中，累積電荷量與周長(cháng)成正比。而在灰化過(guò)程，累積電荷量與面積呈正比。此外，接觸蝕刻過(guò)程，累積電荷量與通過(guò)區域的面積成正比。

　　天線(xiàn)比率（AR）的傳統定義是指‘天線(xiàn)’導體的面積與所相連的閘級氧化層面積的比率。傳統理論認為，天線(xiàn)效應降低程度與天線(xiàn)比率成正比（每個(gè)金屬層的充電效果是相同的）。然而，天線(xiàn)比率實(shí)際上并不取決于天線(xiàn)效應，還需要考慮布局的問(wèn)題。

　　布局對充電損害的影響

　　充電損害的程度是一個(gè)幾何函數，與極密閘線(xiàn)天線(xiàn)相關(guān)。但是由于蝕刻率差異反映出的蝕刻延遲、電漿灰化、氧化沈積以及電漿誘導損害（PID）等原因，使得充電損害更容易受到電子遮罩效應的影響。

　　因此，天線(xiàn)效應的新模式需要考慮蝕刻時(shí)間的因素，如公式1。而通過(guò)插入二極體或橋接（布線(xiàn)）控制天線(xiàn)效應，更能有效預測天線(xiàn)效應，如公式2所示。

　　AR= Q/A_Gate ………公式1

　　其中， Q指在蝕刻期間，向閘級氧化層注入的總累積電荷。

　　v_g=v_（g_max ）+αJ/C 2π/（ω） （（P+p））/（（A+αa）） ………公式2

　　A為導電層面積，電漿電流密度J下的電容器容量為C

　　a為閘極面積，電漿電流密度J下的電容器容量為a

　　α為電容器比

　　P為天線(xiàn)電容器的周長(cháng)

　　p為閘電容器的周長(cháng)

　　ω為電漿電源的角頻率

　　根據基于PID的新模式，PID并未取決于A(yíng)R，但天線(xiàn)電容器與閘極電容器的比例可作為PID的良好指標。PID取決于電漿電源的頻率，當氧化層<4nm，PID將對應力電流變得不敏感。在不增加J的情況下，增加閘極的介電常數，可增加PID。　　減少天線(xiàn)效應的設計解決方案

　　透過(guò)幾種設計解決方案，就能降低晶片的天線(xiàn)效應。如跳線(xiàn)法，透過(guò)插入跳線(xiàn)斷開(kāi)存在天線(xiàn)效應的天線(xiàn)，并布線(xiàn)到上一層金屬層，直到最后的金屬層被蝕刻，所有被蝕刻的金屬才與閘相連。

　　虛擬電晶體則在添加額外閘會(huì )減少電容器比，PFET比NFET更敏感，但會(huì )產(chǎn)生反向天線(xiàn)效應的問(wèn)題。添加嵌入式保護二極體的方法是將反向偏置二極體與電晶體中的閘相連接（在電路正常執行期間，二極體不會(huì )影響功能）。此外，在布局和布線(xiàn)后插入二極體，這種方法僅將二極體連接到受到天線(xiàn)效應的金屬層。

　　一個(gè)二極體可保護連接到相同輸出埠的所有輸入埠。消除天線(xiàn)效應最重要的兩個(gè)方法便是跳線(xiàn)法和插入二極體。接下來(lái)，我們將詳細討論這兩種方法。跳線(xiàn)法是因應天線(xiàn)效應最有效的方法。插入二極體可解決其他天線(xiàn)問(wèn)題。

圖3：跳線(xiàn)法減少天線(xiàn)效應示意圖。

　　跳線(xiàn)法

　　跳線(xiàn)是斷開(kāi)存在天線(xiàn)效應的金屬層，透過(guò)過(guò)孔連接到其它金屬層，最后再回到目前層。如下圖所示，跳線(xiàn)法將很長(cháng)的天線(xiàn)分成若干短天線(xiàn)，減少連接到閘輸入的纜線(xiàn)面積，因而減少聚集電荷。

　　值得注意的是，跳線(xiàn)的放置位置十分重要。必須把跳線(xiàn)放置在可減少布線(xiàn)長(cháng)度的位置。如圖所示，在兩張圖片中，輸入和輸出接腳間都有同樣長(cháng)度的間距，只是跳線(xiàn)位置稍有不同。第一張圖的電路沒(méi)有受到天線(xiàn)效應的影響，而第二張圖中的電路卻受到了天線(xiàn)效應的影響。

　　透過(guò)這個(gè)例子可以很明顯的看出，使用跳線(xiàn)（又叫做‘橋接’）可避免天線(xiàn)效應。跳線(xiàn)即斷開(kāi)存在天線(xiàn)效應的金屬層，透過(guò)過(guò)孔將靜電荷傳送到更高一層的金屬層，然后再回到目前層。在金屬化的過(guò)程中，除了在最高一層上，接腳與很小的纜線(xiàn)面積相連接，避免該層以下的任何天線(xiàn)問(wèn)題的發(fā)生。　　插入二極體

　　如圖所示，在邏輯閘輸入接腳旁邊插入二極體，可為底層電路提供一個(gè)電荷泄放路徑，因此累積電荷就無(wú)法對電晶體閘構成威脅。使用二極體可為通過(guò)基板聚集在金屬層上的額外離子提供電荷泄放路徑。

圖4：在閘周?chē)迦胩€(xiàn)。

　　然而，插入二極體會(huì )增加邏輯閘的輸入負載，因而增大電路單元面積并影響時(shí)序。此外，空間狹小的地方不適合插入二極體。

　　總結

　　在晶片的制造過(guò)程中，由于金屬層暴露在外，導致其上聚集許多靜電電荷。電荷的數量取決于很多原因，從天線(xiàn)的角度來(lái)說(shuō)，電荷的數量取決于金屬的暴露面積。金屬暴露的面積越大，聚集的電荷就越多?；逦挥诘撞坎⑴c制造設元件連接，因此在閘級氧化層產(chǎn)生一個(gè)電壓梯度。當這個(gè)梯度變得足夠大時(shí)，它將通過(guò)爆炸性放電（即‘閃電’）來(lái)釋放。這個(gè)問(wèn)題對小型技術(shù)領(lǐng)域產(chǎn)生非常大的影響，因為電荷放電所帶來(lái)的損害可能波及整個(gè)閘極。

　　由于表達天線(xiàn)比率方法并不統一，因此對于每項制程技術(shù)而言，天線(xiàn)規則檢查都不同。在需要受到保護的閘極旁邊插入反向偏置二極體，可避免電路遭受天線(xiàn)效應。在晶片正常執行期間，反向偏置二極體可防止電子在電路與二極體間流動(dòng)，并防止電子流向晶片基板。

　　然而在制造過(guò)程中，電路上的電荷會(huì )聚集在某一點(diǎn)上，在這一點(diǎn)上電壓會(huì )超過(guò)其承受限度──電壓高于電路正常執行的電壓，但低于閘極中可預期的靜電放電電壓。當這種情況發(fā)生時(shí)，二極體允許電子從電路中流向基板，因此緩解電路中累積的電荷。這是一個(gè)非破壞性過(guò)程，并且在制造過(guò)程中，電路可透過(guò)二極體進(jìn)行多次放電。

　　另一個(gè)避免遭受天線(xiàn)效應的方法是透過(guò)改變金屬層對天線(xiàn)進(jìn)行‘切割’（即‘跳線(xiàn)法’）。當該金屬層被制造后，一側的大片金屬層不再電連接到閘極，因此不會(huì )產(chǎn)生天線(xiàn)效應。當通過(guò)更高級金屬‘橋接’進(jìn)行連接時(shí)，導體表面不再暴露在外，因此不會(huì )收集游離電荷，因而避免了天線(xiàn)效應。