基于CPLD技術(shù)的MOSFET器件保護電路的設計方案

　　1.概述

　　功率MOSFET最初是從MOS集成電路發(fā)展起來(lái)的，它通過(guò)增加源漏橫向距離提高器件耐壓，從而實(shí)現集成電路中高壓驅動(dòng)。功率MOSFET已大量應用于電力電子，消費電子、汽車(chē)電子和水聲工程等領(lǐng)域。雖然功率MOSFET具有效率高、結構簡(jiǎn)單、便于數字化控制等優(yōu)點(diǎn)，但是其采用的電力電子器件對過(guò)壓過(guò)流的承受能力較差，容易燒毀，因此保護電路的設計非常重要，并且要求保護響應時(shí)間做到微秒級。功率MOSFET保護主要是指過(guò)流保護，對于過(guò)壓的情況一般采用吸收電路來(lái)進(jìn)行抑制。

　　在水聲發(fā)射機功率MOSFET的設計和使用中，常常由于輸入信號的異常和環(huán)境干擾，而導致功率放大器容易燒毀。

　　針對功率MOSFET易受損或燒壞的情況，在水聲發(fā)射機應用中專(zhuān)門(mén)設計了一種以CPLD（復雜可編程邏輯器件）為核心器件的可編程保護電路。目前CPLD已經(jīng)得到廣泛應用。它具有體系結構/邏輯單元靈活、處理速度快、集成度高、可實(shí)現較大規模電路、編程靈活、設計開(kāi)發(fā)周期短、設計制造成本低、開(kāi)發(fā)工具先進(jìn)、標準產(chǎn)品無(wú)需測試、質(zhì)量穩定、可實(shí)時(shí)在線(xiàn)檢驗以及適用范圍廣等優(yōu)點(diǎn)，因此逐步被應用于各類(lèi)保護電路設計中。

　　鑒于CPLD的諸多優(yōu)點(diǎn)，本設計采用單獨CPLD芯片為核心，不需要單片機或DSP進(jìn)行控制，來(lái)解決以MOSFET為核心的大功率發(fā)射機激勵信號異?；蚬收纤鶐?lái)的嚴重問(wèn)題，為發(fā)射機的MOSFET電路的安全穩定運行起到保護作用。CPLD保護電路在輸入高電平長(cháng)脈沖、連續信號和短周期脈沖等典型異常信號情況下，通過(guò)簡(jiǎn)單改變代碼參數就可以防止異常的信號進(jìn)入到后級損壞功率MOSFET，實(shí)現對電路的保護作用。

　　2.功率MOSFET基本原理

　　功率MOSFET電路的基本原理是：采用V1，V2，V3和V4四只可關(guān)斷的功率器件組成一個(gè)H橋型丁類(lèi)開(kāi)關(guān)放大器（如圖1所示）。圖1中，對角的2只功率器件（V1和V4，V2和V3）同時(shí)導通和關(guān)斷。同一側（V1和V2，V3和V4）的器件交替導通和關(guān)斷，且激勵信號相差180.這樣，當上邊的器件關(guān)斷（導通）時(shí)，下邊的就導通（關(guān)斷）。因此輸出A，B兩點(diǎn)的電位按照輸入激勵信號設定的頻率（或脈寬），輪流在電源的“+”和“-”之間切換。

　　功率MOSFET在實(shí)際應用過(guò)程中，電路上存在高電壓和大電流，并且回路上的分布電容和分布電感都很大，功率器件門(mén)極激勵信號稍有故障就會(huì )在功率回路上引起過(guò)電壓（或過(guò)電流）而燒毀設備或器件。所以，這種功率放大器不僅要有完備的過(guò)壓過(guò)流保護功能，更重要的是要求輸入至功率放大器橋路上的功率器件門(mén)極激勵信號穩定可靠［4］。

　　3.保護電路CPLD實(shí)現

　　CPLD保護電路的內部主要由電源轉換，晶體振蕩器，CPLD，輸出端口驅動(dòng)等部分組成。

　　保護電路組成框圖如圖2所示。

　　保護電路的核心部分主要是一個(gè)CPLD，所有的功能都是通過(guò)對此器件進(jìn)行邏輯編程來(lái)實(shí)現。硬件上是對來(lái)自DSP電路的模擬輸出脈沖進(jìn)行信號轉換和保護，對應的輸出為兩路驅動(dòng)信號和一路包絡(luò )信號。兩路輸出信號包絡(luò )相同，時(shí)間同步，信號高低電平相反。包絡(luò )信號就是兩路輸出信號的包絡(luò )，時(shí)間同步。兩路輸出信號經(jīng)過(guò)光隔隔離并反相后為功率MOSFET提供發(fā)射激勵信號源，包絡(luò )信號經(jīng)光隔后為功率電路提供控制信號。

　　CPLD保護電路主要對輸入MOSFET電路的典型異常信號，包括連續波信號、短周期脈沖信號和高電平長(cháng)脈沖信號進(jìn)行輸入保護。所有異常輸入信號通常由這三種信號組合而成。假設連續波信號是超過(guò)10ms脈沖寬度的信號；短周期脈沖信號是小于200ms脈沖周期的信號。對其他不同參數異常信號的處理，可通過(guò)簡(jiǎn)單設置軟件計數器來(lái)改變。保護電路軟件流程圖如圖3所示。

　　保護電路的具體保護功能與時(shí)序圖如下所示：

　　當DSP電路給保護電路輸入連續高電平，保護電路會(huì )以第一個(gè)上升沿為基準，開(kāi)始檢測10kHz頻率信號的第一個(gè)周期（即100μs），如果沒(méi)有下跳沿，保護輸出50μs長(cháng)高電平后，關(guān)閉輸出端口，保持低電平，兩路驅動(dòng)信號輸出和輸入時(shí)序如圖4所示。

　　若DSP電路給保護電路輸入連續波形信號，保護電路將會(huì )以第一個(gè)上升沿為基準，每隔200ms輸出一個(gè)10ms的脈沖波，避免連續工作損壞功率MOSFET，兩路驅動(dòng)信號輸出和輸入信號時(shí)序如圖5所示。

　　若輸入信號兩脈沖之間的間隔小于200ms，保護模塊在第一個(gè)脈沖輸入之后將會(huì )管制200ms的時(shí)間，保持在這200ms以?xún)瘸掷m低電平后恢復正常，響應下一個(gè)脈沖信號的到來(lái)，以脈沖信號的周期為20ms為例。兩路驅動(dòng)信號輸出和輸入時(shí)序如圖6所示。

　　CPLD保護電路實(shí)現的邏輯圖見(jiàn)圖7所示。

　　OSC-晶振輸入信號；PWM_IN-輸入脈沖信號或者異常干擾信號；SIG1_OUT-輸出信號1;SIG2_OUT-輸出信號2;ENVEOUT-控制信號；TEST1-10ms包絡(luò )信號、輸出信號包絡(luò )和高電平檢測信號的與；TEST2-高電平檢測信號；TEST3-信號包絡(luò )檢測信號。SIG1_OUT、SIG2_OUT和ENVEOUT信號進(jìn)入MOSFET功率管驅動(dòng)芯片輸入端，其輸出是MOSFET的輸入信號。

　　圖7中三角形符號輸出表示的是對輸入信號增強驅動(dòng)能力；矩形表示的是邏輯模塊；其他圖形標識的是輸入輸出和邏輯符號。邏輯圖的五大功能模塊介紹如下：

　?、俜诸l模塊：

　　該模塊的功能是起到分頻作用，保證每個(gè)模塊在做延時(shí)的時(shí)候誤差保持在要求的范圍內，還能夠保證占用系統資源很小。

　?、?0ms包絡(luò )模塊：

　　該模塊的功能是使輸出信號的脈沖寬度不會(huì )大于10ms，根據時(shí)鐘頻率產(chǎn)生一個(gè)10ms的包絡(luò )信號與信號包絡(luò )模塊的輸出信號相與，就會(huì )得到一個(gè)10ms的包絡(luò )，在沒(méi)有信號輸入的情況下，輸出為低。

　?、鄹鶕盘柈a(chǎn)生包絡(luò )模塊：

　　該模塊的功能是根據輸入信號，輸出一個(gè)與輸入信號同相位的包絡(luò )信號。沒(méi)有信號輸入的情況下，輸出為低。

　?、苓B續高電平檢測模塊：

　　該模塊的功能是檢測輸入信號是否是連續高電平，如果是連續高電平，使輸出為一個(gè)脈寬很窄的信號，然后拉低，在沒(méi)有信號輸入的情況下，輸出為低。

　?、?00ms死區模塊：

　　該模塊的功能是產(chǎn)生一個(gè)200ms的死區，即輸出有200ms的時(shí)間為低電平，該模塊是根據信號的下降沿來(lái)出發(fā)的，當輸入信號下降沿到來(lái)的時(shí)候，輸出拉低，并保持200ms時(shí)間，200ms過(guò)后，輸出置高。

　　4.試驗驗證

　　在功率MOSFET保護電路輸入端分別輸入正常信號、連續高電平、連續波信號和短周期的脈沖信號。在沒(méi)有保護電路的情況下，若輸入端輸入這幾種異常信號，發(fā)射機功率MOSFET電路必將燒毀。保護電路輸出經(jīng)光隔隔離并高低電平轉換后驅動(dòng)MOSFET工作。在試驗室情況下，各種情況的正常、異常輸入信號經(jīng)CPLD保護電路后輸出信號實(shí)測波形如圖8~11所示。

　　第一路是原始輸入激勵信號，第二路是保護電路的輸出信號，第三路是包絡(luò )信號。

　　由圖中可知，異常信號經(jīng)CPLD保護電路邏輯處理后，輸出滿(mǎn)足系統要求并且使功率MOSFET可以接受的輸入信號。

　　5.結論

　　本文提出了采用CPLD芯片解決大功率發(fā)射機激勵信號異?；蚬收蠋?lái)重大危害的方法。通過(guò)系統模擬測試以及實(shí)際拷機測試，驗證了本設計的正確性和可行性?，F已將此設計應用于某大功率發(fā)射機項目的保護電路中，最大限度減小了因激勵信號異常和故障給發(fā)射機帶來(lái)的危害。另外，本設計的硬件電路具有較強的通用性，只需稍加改變軟件編程，就可以應用于其他電路的信號處理設計中。