針對數字高性能負載應用的智能全集成數字電源解決方案
加入技術(shù)交流群
節能環(huán)保已成為今天電源解決方案的發(fā)展主旋律。電源系統正面臨前所未有的挑戰：環(huán)境的惡化迫使人們不得不考慮采用更加清潔的替代能源;電子設備的發(fā)展也亟需提升現有電源系統的轉換效率。通過(guò)提高電源系統轉換效率，優(yōu)化不同負載條件下的功耗以及采用新型綠色能源，可實(shí)現節能環(huán)保的目標。
本文引用地址：http://dyxdggzs.com/article/201612/326796.htm空間受限的應用以及散熱的挑戰
在高性能、大功率電源設計不斷需要更多功率的同時(shí)，它們在可用電路板空間上變得越來(lái)越受到限制。此外，不管電源設計人員是否經(jīng)驗豐富，功率密度都給他們帶來(lái)了極大的新挑戰。一般情況下，這些設計需要具有高于90%的轉換效率，以限制電源的功耗和溫升。因此，熱性能設計尤其重要，因為用于散出、由DC/DC電源轉換損耗和有限的空氣流動(dòng)產(chǎn)生的熱量的空間非常小。除此之外，這些電源必須有卓越的輸出紋波和瞬態(tài)響應，同時(shí)還必須限制所需的外部電容以縮小電源設計的總體尺寸。
以服務(wù)器為例，在此類(lèi)特殊的高功率系統中，足夠的散熱空間和冷卻是十分必要的。就任何POL轉換器而言，緊湊、高效并具有低靜態(tài)電流以滿(mǎn)足這些新綠色標準的要求極為重要。此外，很多微處理器和數字信號處理器都需要內核電源和輸入/輸出電源，它們在啟動(dòng)時(shí)必須進(jìn)行排序。設計工程師必須考慮在加電和斷電操作時(shí)對內核和I/O電壓源的上電電壓進(jìn)行排序，以符合制造商的性能規格要求。如果沒(méi)有恰當的電源排序，就可能產(chǎn)生閉鎖或者過(guò)大的電流，導致微處理器I/O端口或者存儲器、FPGA、PLD或者數據轉換器等器件的I/O端口損壞。
讓系統設計師煩擾的一個(gè)常見(jiàn)問(wèn)題是應采用單級轉換還是兩級或者更多級轉換，比方說(shuō)從48V到1.xV，是一次轉換，還是從48V到12V中間總線(xiàn)架構，然后再利用負載點(diǎn)(POL)轉換器從12V轉換到1.xV。具體采用何種架構取決于很多因素，包括根據系統類(lèi)型、采用的設計方法以及其他因素來(lái)決定。然而不管采用哪種架構，電壓不斷下降的同時(shí)對電流有更高需求的應用，持續推動(dòng)著(zhù)很多這類(lèi)大功率系統的開(kāi)發(fā)，并推動(dòng)著(zhù)對于電源IC技術(shù)的不斷改進(jìn)?？傮w來(lái)說(shuō)，在對電源轉換效率產(chǎn)生最小影響的前提下允許采用更高的開(kāi)關(guān)頻率，還可以依靠降低開(kāi)關(guān)損耗和導通損耗來(lái)提高電源效率性能。分立式電源設計是將傳統的電源模塊和分立元件一起放置在一塊印刷電路板上，由于外形尺寸的影響而導致電氣性能和熱性能均受到限制。因此，關(guān)鍵是提供一個(gè)完全集成并提高電氣和散熱性能的電源解決方案，同時(shí)又能給工程師提供一個(gè)易于使用和靈活編程的緊湊型方案。
Altera旗下Enpirion品牌的PowerSoC采用獨特的MEMS電感集成技術(shù)和EDMOS開(kāi)關(guān)管集成技術(shù)，在實(shí)現高功率密度和更高效率性能的目標上大大前進(jìn)了一步。其能夠滿(mǎn)足高性能、大功率空間受限電源設計面臨的巨大挑戰。
其實(shí)，大功率POL穩壓器是空間受限電源設計的一個(gè)很好的例子。這種類(lèi)型的電源在大型系統板上一般放在非?？拷⑻幚砥?、FPGA或者ASIC的地方，為這些器件提供全部所必需的功率。大型數字器件常常需要范圍為幾安培至100安培以上的電流。大型系統板常常需要幾個(gè)這樣的POL電源，因此為這些電源設計中的每一個(gè)分配空間帶來(lái)了挑戰。除此之外，系統板的背面常常是高度受限的，一般不適合電源設計。分立電源轉換器一般會(huì )利用系統板的兩面實(shí)現緊湊型設計，而傳統電源模塊設計由于其高度太高，將僅限于系統板正面。Altera新推出的一系列電源集成方案都實(shí)現更低的方案尺寸和器件高度，非常適合空間受限的大型功率應用，例如可提供連續輸出電流30A的數字電源方案EM1130。該產(chǎn)品集成電感、開(kāi)關(guān)MOSFET、控制器和補償回路，整體器件尺寸只有11mm×17mm，高度僅有5mm，整個(gè)方案整體的占位面積小于360mm2，并有進(jìn)一步縮小方案尺寸的潛能。
圖1 全集成的30A數字電源EM1130以及方案占位圖
另外一個(gè)引人注目的用于POL DC/DC轉換的IC是EC7401。該器件是一個(gè)4相同步降壓型開(kāi)關(guān)控制器，具有跟蹤功能，用于驅動(dòng)外部互補功率MOSFET。其具有MOSFET VDS檢測的恒定功率，電流模式架構消除了對電流檢測電阻的需求，降低了成本并提高了工作效率。讓多個(gè)Powertrain ET4040以異相工作，最大限度地降低了由輸入電容器ESR引起的功率損耗和噪聲。EC7401+ET4040方案還極大地降低了輸入和輸出電源上的峰值輻射和傳導噪聲。這使符合國際EMI標準更加容易，100%占空比能力提供了低壓差工作性能。
由于在一個(gè)給定機箱內的空間和冷卻受限，以及需要正確的電源跟蹤以改善系統可靠性等多種限制因素，用于大功率的POL DC/DC轉換器的設計工程師面臨很多挑戰。盡管市場(chǎng)上產(chǎn)品設計周期在日益縮短，因為Altera的PowerSoC系列產(chǎn)品易于使用，所以可以縮短產(chǎn)品從開(kāi)發(fā)至上市的時(shí)間，并最大程度地降低了設計難度。
需要滿(mǎn)足更嚴苛的電氣性能
電氣系統節能在全球的勢頭正在增強，就產(chǎn)生和消耗而言，成本節省太具有吸引力了。迎接這一挑戰的是電源管理IC供應商，他們正在采用新的設計方法，以在其產(chǎn)品中對數十安培負載電流實(shí)現高效率轉換。同時(shí)，他們還在IC置于備用或者停機模式的同時(shí)實(shí)現更低的靜態(tài)電流。
設計工程師需要應對的挑戰是，滿(mǎn)足所有系統內核中不斷增加的高性能DSP和ASIC電氣性能要求。主要性能問(wèn)題包括電壓穩壓、電流瞬態(tài)響應和噪聲。
穩壓和電流瞬態(tài)響應密切相關(guān)。為了在解決方案尺寸越來(lái)越小且功耗越來(lái)越低的情況下獲得更高的性能，要使用所需電壓也不斷降低的更小晶體管工藝來(lái)制造數字半導體?，F在低于1V的內核電壓要求將成為標準的電壓要求。除了低壓以外，對電壓容差的要求也越來(lái)越高。目前常用的標準是：線(xiàn)路(輸入電壓變化)、負載(負載電流微小變化)、時(shí)間、溫度和電流瞬變等造成的總電壓容差不超過(guò)3%。這樣，電源設計人員就只有30mV的電壓空間來(lái)滿(mǎn)足所有的數字系統要求。線(xiàn)路、負載、時(shí)間和溫度等DC參數還要占用大約一半(15mV)的容差預算。剩余的15mV則用于處理計算或數據傳輸負載帶來(lái)的突發(fā)電流變化(1個(gè)至3個(gè)時(shí)鐘周期)。
如果內核電壓超過(guò)規定容差極限，那么數字IC可能會(huì )開(kāi)始復位，否則就會(huì )產(chǎn)生邏輯錯誤。為了防止這一情況的發(fā)生，設計人員需要特別注意所使用的POL模塊的瞬態(tài)性能。數字負載(例如最新的Altera Arria10)要求極為快速的瞬態(tài)響應和極低的電壓偏離。為了達到這些目標，許多附加的輸出電容器通常會(huì )被添加到DC/DC轉換器中，以提供直到其反饋環(huán)路能夠響應的保持時(shí)間。從而構成完整的電源解決方案。
多年來(lái)，電容技術(shù)不斷發(fā)展，容積效率不斷提高，即便使用更高的容積效率，整個(gè)電源解決方案也會(huì )超過(guò)單個(gè)電源模塊體積的兩倍。這就要求占用PCB較大的空間。然而，在今天更為小型化的系統中通常不能提供這樣大的空間。另外，在計入電容器成本的情況下，電源材料的整體成本也會(huì )超出電源模塊成本許多。
隨著(zhù)DC/DC電源模塊技術(shù)的不斷創(chuàng )新，系統設計人員現在可以在使用更少輸出電容的同時(shí)，獲得更快的瞬態(tài)響應、更小的電壓偏離。Altera推出的更新版本Cyclone V SoC的電源參考設計，便是一個(gè)典型的例子。這些高度集成的電源解決方案可以使得輸出電容的數量減少一半(10個(gè)減為5個(gè))，極大程度地幫助用戶(hù)簡(jiǎn)化了電源設計難度和成本。影響POL轉換器性能的另一個(gè)決定性因素是噪聲。開(kāi)關(guān)式POL運行在不同頻率上并共享一個(gè)共有輸入總線(xiàn)時(shí)，由此產(chǎn)生的不同頻率及其差異會(huì )造成拍頻問(wèn)題，對EMI濾波造成困難。Enpirion的EM1130模塊具有Sync同步特性，該特性使得設計人員能夠將多個(gè)EM1130模塊的開(kāi)關(guān)頻率與特定頻率同步，從而消除拍頻，并使得EMI濾波更加輕松，而同時(shí)又不會(huì )增加任何的系統額外成本。
圖2 降低輸出電容的數量簡(jiǎn)化電源設計尺寸和成本
數字電源的發(fā)展趨勢
10多年前，當數字電源產(chǎn)品第一次出現時(shí)，大多數的電源設計工程師都對利用DSP的數字電源控制器代替模擬的PWM控制器的概念持懷疑態(tài)度，因為人們容易將數字電源和軟件故障或者是因為系統死機引起的電源爆炸事故聯(lián)系在一起。在包含了數字通信和控制復雜的功率系統所必需的全部功能性產(chǎn)品面世之前，這些基本概念是通過(guò)高成本的DSP或者性能有限的FPGA得到驗證的。雖然數字電源技術(shù)已被證實(shí)具有提高功率系統性能的能力，但業(yè)界還不能接受利用數字技術(shù)處理原來(lái)一直通過(guò)模擬方式完成的工作。在過(guò)去的幾年間，數字電源技術(shù)取得了巨大進(jìn)步，市場(chǎng)分析人士以及投資者對其未來(lái)增長(cháng)潛力非常樂(lè )觀(guān)。
首先，我們要了解一下當前數字電源市場(chǎng)有哪些不同的解決方案，先了解清楚數字電源究竟意味著(zhù)什么是很重要的。功率系統監視、監測、故障檢測和數據記錄是“數字電源管理”的一個(gè)重要方面，其可以通過(guò)價(jià)廉的微控制器、FPGA或者PLD實(shí)現，而時(shí)基要求比較低。不過(guò)，數字電源更具有挑戰性的例子是“數字控制電源
評論