<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > MSP430 5438時(shí)鐘系統介紹

MSP430 5438時(shí)鐘系統介紹

作者: 時(shí)間:2016-11-25 來(lái)源:網(wǎng)絡(luò ) 收藏
3.1時(shí)鐘系統介紹

UCS模塊支持低功耗。它內部含有三個(gè)時(shí)鐘信號,用戶(hù)可以自行選擇,找到性能和功耗的平衡點(diǎn)。UCS軟件
配置后,只需要一兩個(gè)晶振或者電阻,而不需要使用外部振蕩器。
UCS模塊最多含有5個(gè)時(shí)鐘源:
l XT1CLK:低頻/高頻振蕩器,可以使用低頻 32768HZ 晶振和外部振蕩器或者通過(guò)外部輸入源輸入
4MHZ~32MHZ時(shí)鐘。
l VLOCLK:內部低消耗,低頻振蕩器。典型值為 12KHZ。
l REFOCLK:內部低頻振蕩器,典型值為 32768HZ,作為 FLL基準源。
l DCOCLK:內部數字控制振蕩器(DCO)可以通過(guò) FLL來(lái)穩定。
l XT2CLK:可選擇的高頻振蕩器,可以使用標準晶振,振蕩器或者外部時(shí)鐘源輸入4MHZ~40MHZ。
UCS模塊有三個(gè)時(shí)鐘信號(/系統)可以使用:
l ACLK: 輔助時(shí)鐘。 ACLK 來(lái)自于XT1CLK, REFOCLK, VLOCLK, DCOCLK, DCOCLKDIV,和XT2CLK
(如果可以用)。DCOCLKDIV為DCOCLK 在 FLL 模塊中通過(guò) 1、2、4、8、19、32 分頻后得到的頻率。
ACLK 可由軟件位作各個(gè)外圍模塊的時(shí)鐘信號。ACLK 經(jīng) 1、2、4、8、16、32 分頻。ACLK/n是 ACLK
經(jīng)1、2、4、8、16、32分頻后作為外部電路使用。
l MCLK: 系統主時(shí)鐘。 MCLK 可由軟件選擇為 XT1CLK, REFOCLK, VLOCLK, DCOCLK, DCOCLKDIV,
XT2CLK(如果可以用)。DCOCLKDIV 為 DCOCLK 在 FLL 模塊中通過(guò) 1、2、4、8、19、32 分頻后得
到的頻率。MCLK 可以通過(guò)1、2、4、8、16、32分頻。MCLK 作為 CPU和系統時(shí)鐘。
l SMCLK:輔助系統主時(shí)鐘。SMCLK 可由軟件選擇 XT1CLK,REFOCLK,VLOCLK,DCOCLK,
DCOCLKDIV,XT2CLK(如果可以用)。DCOCLKDIV為 DCOCLK 在 FLL模塊中通過(guò) 1、2、4、8、19、
32分頻后得到的頻率。SMCLK 可以通過(guò) 1、2、4、8、16、32 分頻。SMCLK 主要用于高速外圍模塊。
系統通過(guò)合適的配置可以作為外部器件的時(shí)鐘輸入源。UCS模塊圖如下圖所示:

本文引用地址:http://dyxdggzs.com/article/201611/321211.htm

MSP430學(xué)習筆記之二:時(shí)鐘模塊

MSP430系列單片機基礎時(shí)鐘主要是由低頻晶體振蕩器,高頻晶體振蕩器,數字控制振蕩器(DCO),鎖頻環(huán)(FLL)及FLL+等模塊構成。由于430系列單片機中的型號不同,而時(shí)鐘模塊也將有所不同。雖然不同型號的單片機的時(shí)基模塊有所不同,但這些模塊產(chǎn)生出來(lái)的結果是相同的.在MSP430F13、14中是有TX2振蕩器的,而MSP430F11X,F11X1中是用LFXT1CLK來(lái)代替XT2CLK時(shí)鐘信號的.在時(shí)鐘模塊中有3個(gè)(對于F13,F14)時(shí)鐘信號源(或2個(gè)時(shí)鐘信號源,對于F11X、F11X1):

1-LFXT1CLK: 低頻/高頻時(shí)鐘源.由外接晶體振蕩器,而無(wú)需外接兩個(gè)振蕩電容器.較常使用的晶體振蕩器是32768HZ。

2-XT2CLK: 高頻時(shí)鐘源.由外接晶體振蕩器。需要外接兩個(gè)振蕩電容器,較常用的晶體振蕩器是8MHZ。

3-DCOCLK: 數字可控制的RC振蕩器。

1-ACLK: 輔助時(shí)鐘信號.由圖所示,ACLK是從FLXT1CLK信號由1/2/4/8分頻器分頻后所得到的.由BCSCTL1寄存器設置DIVA相應為來(lái)決定分頻因子.ACLK可用于提供CPU外圍功能模塊作時(shí)鐘信號使用.

2-MCLK: 主時(shí)鐘信號.由圖所示,MCLK是由3個(gè)時(shí)鐘源所提供的。他們分別是LFXT1CLK,XT2CLK(F13、F14,如果是F11,F11X1則由LFXT1CLK代替),DCO時(shí)鐘源信號提供.MCLK主要用于MCU和相關(guān)系統模塊作時(shí)鐘使用。同樣可設置相關(guān)寄存器來(lái)決定分頻因子及相關(guān)的設置。

3-SMCLK: 子系統時(shí)鐘,SMCLK是由2個(gè)時(shí)鐘源信號所提供.他們分別是XT2CLK(F13、F14)和DCO,如果是F11、F11X1則由LFXT1CLK代替TX2CLK。同樣可設置相關(guān)寄存器來(lái)決定分頻因子及相關(guān)的設置。

MSP430X1X1系列產(chǎn)品中,其中XT1時(shí)鐘源引腳接法有如3種應用。F13、14的XT1相同。需要注意的是,LFXT1只有工作在高頻模式下才需要外接電容。

對以引腳較少的MSPX1XX系列產(chǎn)品中有著(zhù)不同時(shí)基模塊,具體如下:

MSP430X11X1:LFXT1CLK , DCO

MSP430F12X: LFXT1CLK , DCO

MSP430F13X/14X/15X/16X:LFXT1CLK , DCO , XT2CLK

MSP430F4XX: LFXT1CLK , DCO , XT2CLK , FLL+

時(shí)鐘發(fā)生器的原理說(shuō)明:?jiǎn)?wèn)題的提出:1、高頻、以便能對系統硬件請求和事件作出快速響應 2、低頻率,以便將電流消耗降制至最少 3、穩定的頻率,以滿(mǎn)足定時(shí)器的應用。 4、低Q值振蕩器,以保證開(kāi)始或停止操作沒(méi)有延時(shí)MSP430采用了一個(gè)折衷的辦法:就是用一個(gè)低頻晶鎮振,將其倍頻在高頻的工作頻率上。一般采用這種技術(shù)的實(shí)用方法有兩種,一個(gè)是說(shuō)、鎖相環(huán)、一個(gè)是鎖頻環(huán),而鎖相環(huán)采用模擬的控制容易引起“失鎖”和易引起電容量的改變。而TI采用的是鎖頻環(huán)技術(shù),它采用數字控制器DCO和頻率積分來(lái)產(chǎn)生高頻的運行時(shí)鐘頻率。

低功耗設置的技巧問(wèn)題: 1、LPM4:在振蕩器關(guān)閉模式期間,處理機的所有部件工作停止,此時(shí)電流消耗最小。此時(shí)只有在系統上電電路檢測到低點(diǎn)電平或任一請求異步響應中斷的外部中斷事件時(shí)才會(huì )從新工作。因此在設計上應含有可能需要用到的外部中斷才采用這種模式。否則發(fā)生不可預料的結果。 2、LPM3:在DC發(fā)生器關(guān)閉期間,只有晶振是活動(dòng)的。但此時(shí)設置的基本時(shí)序條件的DC發(fā)生器的DC電流被關(guān)閉。由于此電路的高阻設計,使功耗被抑制。注:當從DC關(guān)閉到啟動(dòng)DC0要花一端時(shí)間(ns-us) 3、LPM2:在此期間,晶鎮振和DC發(fā)生器是工作的,所以可實(shí)現快速啟動(dòng)。4、LPM1:在此振蕩器已經(jīng)工作,所以不存在啟動(dòng)時(shí)間延時(shí)問(wèn)題。結合上述特點(diǎn),在寫(xiě)程序時(shí)要綜合考慮低功好耗特性,對外部事件的安排也很重要。你必須在功能實(shí)現上綜合考慮才能達到你預期的效果。使用C語(yǔ)言可用如下的語(yǔ)句:_BIS_SR(LMP3_bits)和_BIC_SR(LPM3 bits) LPM3和LPM3_EXIT 它們的定義是一樣的。這里說(shuō)明在C語(yǔ)言環(huán)境中有些定義的函數是不可見(jiàn)的。但你可以從in430.h文件看到它們的定義。

DCOCTL DCO控制寄存器

DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0

DCO.0-DCO.4 定義8種頻率之一,可以分段調節DCOCLK頻率,相鄰兩種頻率相差10%。而頻率由注入直流發(fā)生器的電流定義。

MOD.0-MOD.4 定義在32個(gè)DCO周期中插入的Fdco+1周期個(gè)數,而在下的DCO周期中為Fdco周期,控制改換DCO和DCO+1選擇的兩種頻率。如果DCO常數為7,表示已經(jīng)選擇最高頻率,此時(shí)不能利用MOD.0-MOD.4進(jìn)行頻率調整。

BCSCTL1 基本時(shí)鐘系統控制寄存器1

XT2OFF TXS DIVA.1 DIVA.0 XT5V Rsel.2 Resl.1 Resl.0

XT2OFF 控制XT2振蕩器的開(kāi)啟與關(guān)閉。

TX2OFF=0,XT2振蕩器開(kāi)啟。

TX2OFF=1,TX2振蕩器關(guān)閉(默認為T(mén)X2關(guān)閉)

XTS 控制LFXT1 工作模式,選擇需結合實(shí)際晶體振蕩器連接情況。

XTS=0,LFXT1 工作在低頻模式(默認)。

XTS=1,LFXT1 工作在高頻模式(必須連接有高頻相應的高頻時(shí)鐘源)。

DIVA.0 DIVA.1 控制ACLK分頻。

0 不分頻(默認)

1 2分頻

2 4分頻

3 8分頻

XT5V 此位設置為0。

Resl1.0,Resl1.1,Resl1.2 三位控制某個(gè)內部電阻以決定標稱(chēng)頻率。

Resl=0,選擇最低的標稱(chēng)頻率。

……..

Resl=7,選擇最高的標稱(chēng)頻率。

BCSCTL2 基本時(shí)鐘系統控制寄存器2

SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR

SELM.1 SELM.0 選擇MCLK時(shí)鐘源

0 時(shí)鐘源為DCOCLK(默認)

1 時(shí)鐘源為DCOCLK

2 時(shí)鐘源為L(cháng)FXT1CLK(對于MSP430F11/12X),時(shí)鐘源為XT2CLK(對于MSP430F13/14/15/16X);

3 時(shí)鐘源為L(cháng)FTXTICLK。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: MSP4305438時(shí)鐘系

評論


技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>